| 中文摘要 | 第1-4页 |
| ABSTRACT | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-9页 |
| 1．1 课题背景及意义 | 第7页 |
| 1．2 本人的主要工作 | 第7-8页 |
| 1．3 本文的内容安排 | 第8-9页 |
| 第二章 磁通门输出信号处理的理论基础 | 第9-16页 |
| 2．1 磁通门输出信号及其处理电路 | 第9-15页 |
| 2．1．1 磁通门的输出信号 | 第9-11页 |
| 2．1．2 磁通门的输出信号的变换 | 第11-12页 |
| 2．1．3 磁通门传感器的模拟电路 | 第12-15页 |
| 2．2 小结 | 第15-16页 |
| 第三章 基于 FPGA的片内系统设计 | 第16-25页 |
| 3．1 FPGA设计基础 | 第16-21页 |
| 3．1．1 可编程逻辑器件 PLD | 第16-19页 |
| 3．1．2 FPGA的主要设计流程 | 第19-21页 |
| 3．1．3 VHDL语言 | 第21页 |
| 3．2 模块化设计方法 | 第21-25页 |
| 3．2．1 模块化设计方法的基本概念 | 第22页 |
| 3．2．2 模块化设计方法的设计流程 | 第22-25页 |
| 第四章 数字信号处理系统的设计 | 第25-45页 |
| 4．1 系统的总体设计思想 | 第25页 |
| 4．2 数字信号处理系统的总体设计 | 第25-28页 |
| 4．2．1 系统设计要求 | 第25-26页 |
| 4．2．2 数字信号处理系统的基本构成 | 第26页 |
| 4．2．3 数字信号处理系统的片内结构及功能 | 第26-28页 |
| 4．3 数字信号处理系统的各模块设计 | 第28-43页 |
| 4．3．1 MAX1132A/D转换芯片简介 | 第28-29页 |
| 4．3．2 A/D控制模块的设计 | 第29-30页 |
| 4．3．3 相敏整流模块设计 | 第30-31页 |
| 4．3．4 FIFO存储模块 | 第31-33页 |
| 4．3．5 数据处理单元 | 第33-40页 |
| 4．3．6 数据显示模块 | 第40-43页 |
| 4．4 系统控制器的设计 | 第43-44页 |
| 4．5 小结 | 第44-45页 |
| 第五章 仿真验证 | 第45-59页 |
| 5．1 系统各模块的仿真 | 第45-53页 |
| 5．1．1 A/D控制模块的功能仿真 | 第45-47页 |
| 5．1．2 相敏整流模块的功能仿真 | 第47-48页 |
| 5．1．3 FIFO模块的功能仿真 | 第48-49页 |
| 5．1．4 数据处理模块的功能仿真 | 第49-52页 |
| 5．1．5 显示模块的功能仿真 | 第52-53页 |
| 5．2 整体模块的功能仿真 | 第53-58页 |
| 5．2．1 利用 Modeltech_6．0进行功能仿真 | 第53-54页 |
| 5．2．2 仿真结果 | 第54-58页 |
| 5．3 小结 | 第58-59页 |
| 第六章 结论 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 硕士期间的论文发表情况 | 第62-63页 |
| 致谢 | 第63-64页 |
| 西北工业大学学位论文知识产权声明书 | 第64页 |
| 西北工业大学学位论文原创性声明 | 第64页 |