基于FPGA高效1553B总线控制器的设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 课题背景及研究的目的和意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.3 本文的主要研究内容及组织结构 | 第13-15页 |
| 第2章 1553B总线分析 | 第15-20页 |
| 2.1 总线介绍 | 第15-16页 |
| 2.2 1553B总线优势分析 | 第16-17页 |
| 2.3 1553B总线控制器实现方法分析 | 第17-19页 |
| 2.4 本章小结 | 第19-20页 |
| 第3章 硬件系统方案设计 | 第20-35页 |
| 3.1 技术要求 | 第20页 |
| 3.2 系统设计 | 第20-23页 |
| 3.3 器件选型 | 第23-25页 |
| 3.3.1 FPGA芯片 | 第23-24页 |
| 3.3.2 PCI桥芯片 | 第24-25页 |
| 3.3.3 收发器和变压器 | 第25页 |
| 3.4 板卡设计 | 第25-27页 |
| 3.5 电路设计 | 第27-31页 |
| 3.5.1 电源模块 | 第27-28页 |
| 3.5.2 PCI桥芯片模块 | 第28-30页 |
| 3.5.3 1553B模块 | 第30-31页 |
| 3.6 板卡成品及设计成本 | 第31-33页 |
| 3.7 功能对比 | 第33-34页 |
| 3.8 本章小结 | 第34-35页 |
| 第4章 高效1553B消息处理机制设计与实现 | 第35-51页 |
| 4.1 引言 | 第35页 |
| 4.2 高效1553B消息处理机制设计 | 第35-37页 |
| 4.2.1 总线控制器设计 | 第35-36页 |
| 4.2.2 存储器的结构设计 | 第36-37页 |
| 4.3 高效1553B消息处理机制实现 | 第37-50页 |
| 4.3.1 总线控制器的实现 | 第37-41页 |
| 4.3.2 存储器的结构实现 | 第41-42页 |
| 4.3.3 1553B系统接口的实现 | 第42-50页 |
| 4.4 本章小结 | 第50-51页 |
| 第5章 系统设计验证 | 第51-72页 |
| 5.1 引言 | 第51页 |
| 5.2 验证方法 | 第51-55页 |
| 5.2.1 验证逻辑设计 | 第51-53页 |
| 5.2.2 验证过程设计 | 第53页 |
| 5.2.3 测试软件 | 第53-55页 |
| 5.3 验证实验 | 第55-69页 |
| 5.3.1 1553B正确性仿真验证 | 第55-59页 |
| 5.3.2 1553B高效性仿真验证 | 第59-64页 |
| 5.3.3 1553B板级系统验证 | 第64-69页 |
| 5.4 快速响应对比实验 | 第69-70页 |
| 5.5 本章小结 | 第70-72页 |
| 结论 | 第72-74页 |
| 参考文献 | 第74-79页 |
| 攻读硕士学位期间承担的科研任务与主要成果 | 第79-80页 |
| 致谢 | 第80-81页 |
| 附录1 | 第81-86页 |
| 附录2 | 第86-91页 |
| 附录3 | 第91-95页 |
| 附录4 | 第95-98页 |
| 附录5 | 第98-103页 |
