| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-15页 |
| §1.1 课题的研究背景 | 第12-13页 |
| §1.2 课题研究过程中完成的主要工作 | 第13页 |
| §1.3 论文的组织结构 | 第13-15页 |
| 第二章 X微处理器存储管理概述 | 第15-22页 |
| §2.1 X微处理器的流水线 | 第15-16页 |
| §2.2 X微处理器的分段部件 | 第16-18页 |
| §2.3 X微处理器的线性地址生成原理 | 第18-21页 |
| ·X微处理器的指令格式 | 第18页 |
| ·操作数的选择 | 第18-19页 |
| ·有效地址计算 | 第19-21页 |
| §2.4 本章小结 | 第21-22页 |
| 第三章 AGU单元电路设计 | 第22-31页 |
| §3.1 越界判断电路 | 第22-24页 |
| §3.2 线性地址修正电路 | 第24-29页 |
| ·和选择逻辑的电路实现 | 第27-28页 |
| ·4：2CSA的电路实现 | 第28页 |
| ·“加一”逻辑的电路实现 | 第28-29页 |
| §3.3 变址移位逻辑 | 第29页 |
| §3.4 段界移位逻辑 | 第29-30页 |
| §3.5 本章小结 | 第30-31页 |
| 第四章 加法电路的设计 | 第31-49页 |
| §4.1 改进的进位先行加法器 | 第31-41页 |
| ·加法器算法描述 | 第31-34页 |
| ·加法器总体框架 | 第34-35页 |
| ·时钟设计 | 第35-36页 |
| ·单元电路设计 | 第36-39页 |
| ·电路SPICE模拟 | 第39-41页 |
| §4.2 基于改进的KOGGE&STONE算法的加法器 | 第41-46页 |
| ·加法器算法描述 | 第41-42页 |
| ·加法器的电路结构 | 第42-45页 |
| ·电路功能模拟 | 第45-46页 |
| ·电路SPICE模拟 | 第46页 |
| §4.3 加法电路性能比较 | 第46-48页 |
| §4.4 本章小结 | 第48-49页 |
| 第五章 地址生成单元的设计与验证 | 第49-59页 |
| §5.1 地址生成单元体系结构 | 第49-52页 |
| §5.2 地址生成单元版图设计 | 第52-57页 |
| ·层次化版图设计 | 第53-54页 |
| ·版图检查及验证 | 第54-56页 |
| ·版图SPICE模拟 | 第56-57页 |
| §5.3 功能模拟概要设计 | 第57-58页 |
| §5.4 本章小结 | 第58-59页 |
| 第六章 结束语 | 第59-60页 |
| 致谢 | 第60-61页 |
| 附录：攻读硕士期间发表的论文 | 第61-62页 |
| 参考文献 | 第62-63页 |