| 摘要 | 第1-6页 |
| ABSTRACT | 第6-15页 |
| 第一章 绪论 | 第15-23页 |
| ·电能质量分析仪的发展概况 | 第15-16页 |
| ·SOPC 技术介绍 | 第16-17页 |
| ·SOPC 技术的优点 | 第16页 |
| ·SOPC 技术开发流程 | 第16-17页 |
| ·MicroBlaze 软核处理器及 IP 技术 | 第17-20页 |
| ·MicroBlaze 软核处理器 | 第17-20页 |
| ·IP 核技术 | 第20页 |
| ·压缩技术介绍 | 第20-21页 |
| ·课题任务、创新点以及论文结构 | 第21-23页 |
| ·课题任务及创新点 | 第21页 |
| ·论文结构安排 | 第21-23页 |
| 第二章 系统的总体设计 | 第23-31页 |
| ·系统的总体设计方案 | 第23-24页 |
| ·FPGA 芯片选型 | 第24-26页 |
| ·Xilinx FPGA 芯片介绍 | 第24页 |
| ·系统 FPGA 芯片选型 | 第24-26页 |
| ·电信号的傅里叶分析 | 第26-28页 |
| ·本章小结 | 第28-31页 |
| 第三章 系统的硬件设计 | 第31-65页 |
| ·引言 | 第31页 |
| ·设计中 FPGA 模块的总体硬件结构图 | 第31-33页 |
| ·FPGA 进行 SOPC 设计的最小系统 | 第33-40页 |
| ·板级描述文件 XBD | 第34-36页 |
| ·工程中 XBD 文件设计实现 | 第36-40页 |
| ·工程中最小系统结构 | 第40页 |
| ·FPGA 与 DSP 接口模块设计与实现 | 第40-47页 |
| ·EMIF 接口 | 第41-42页 |
| ·FSL 总线 | 第42-44页 |
| ·FSL 总线与 EMIF 接口连接 | 第44-47页 |
| ·实时时钟模块设计与实现 | 第47-50页 |
| ·xps_iic IP 核 | 第48-49页 |
| ·模块设计与实现 | 第49-50页 |
| ·CF 卡存储模块设计与实现 | 第50-55页 |
| ·System ACE CompactFlash 介绍 | 第50-52页 |
| ·xps_sysace IP 核 | 第52-53页 |
| ·模块设计与实现 | 第53-55页 |
| ·以太网传输模块设计与实现 | 第55-59页 |
| ·xps_ethernetlite IP 核 | 第56-57页 |
| ·模块设计与实现 | 第57-59页 |
| ·其他外设硬件设计 | 第59-63页 |
| ·RS232 接口设计 | 第59-60页 |
| ·SDRAM 接口设计 | 第60-62页 |
| ·JTAG 接口设计 | 第62-63页 |
| ·本章小结 | 第63-65页 |
| 第四章 系统的软件设计 | 第65-77页 |
| ·引言 | 第65页 |
| ·设计中 FPGA 模块的总体软件设计方案 | 第65-67页 |
| ·系统初始化设计 | 第67页 |
| ·FPGA 通过 FSL 总线接收数据软件设计 | 第67-69页 |
| ·实时时钟模块中软件设计 | 第69-70页 |
| ·CF 卡模块软件设计 | 第70-73页 |
| ·数据存储 | 第71页 |
| ·数据压缩 | 第71-73页 |
| ·以太网传输模块软件设计 | 第73-74页 |
| ·本章小结 | 第74-77页 |
| 第五章 系统测试及验证 | 第77-87页 |
| ·引言 | 第77-78页 |
| ·最小系统测试及验证 | 第78-79页 |
| ·FPGA 与上位机通信测试及验证 | 第79-81页 |
| ·实时时钟测试及验证 | 第81-82页 |
| ·FPGA 存储及压缩数据测试及验证 | 第82-84页 |
| ·FPGA 接收及上传数据测试及验证 | 第84-87页 |
| 第六章 总结 | 第87-89页 |
| 参考文献 | 第89-91页 |
| 附录 | 第91-93页 |
| 致谢 | 第93-95页 |
| 研究成果及发表的学术论文 | 第95-97页 |
| 作者与导师简介 | 第97-98页 |
| 附件 | 第98-99页 |