| 第一章 引 言 | 第1-12页 |
| ·频率合成技术的概述 | 第9-11页 |
| ·本文的主要工作 | 第11-12页 |
| 第二章 DDS原理及其特点 | 第12-21页 |
| ·DDS基本工作原理 | 第12-15页 |
| ·DDS的特点 | 第15-17页 |
| ·DDS/PLL组合频综 | 第17-21页 |
| ·环外混频式DDS/PLL频率合成器 | 第17-18页 |
| ·PLL内插DDS的组合方案 | 第18-19页 |
| ·DDS激励PLL的倍频方案 | 第19-20页 |
| ·DDS环内分频式 | 第20-21页 |
| 第三章 DDS杂散分析 | 第21-38页 |
| ·理想情况下的频谱分析 | 第21-24页 |
| ·相位截断产生的杂散分析 | 第24-30页 |
| ·相位截断误差分析 | 第24-25页 |
| ·相位截断杂散的幅度 | 第25-26页 |
| ·相位截断杂散的分布 | 第26-29页 |
| ·相位截断小结 | 第29-30页 |
| ·幅度量化误差对DDS输出频谱的影响 | 第30-33页 |
| ·幅度杂散信号的描述与时域分析 | 第30-32页 |
| ·过采样的杂散特性 | 第32-33页 |
| ·幅度量化误差小结 | 第33页 |
| ·DAC非线性 | 第33-34页 |
| ·其他杂散源 | 第34-35页 |
| ·DDS杂散小结 | 第35-36页 |
| ·宽带杂散表现 | 第35页 |
| ·窄带杂散表现 | 第35-36页 |
| ·在DDS调节范围内预测和利用杂散分布特性 | 第36页 |
| ·DDS在DDS/PLL组合频综中的杂散分析 | 第36-38页 |
| 第四章 低杂散频率合成器的方案设计 | 第38-48页 |
| ·92.1～120.4999MHz低杂散频率合成器的技术指标 | 第38页 |
| ·方案选择 | 第38-39页 |
| ·低杂散DDS的算法 | 第39-44页 |
| ·组成 | 第39-41页 |
| ·DDS杂散频率 | 第41-42页 |
| ·根据杂散位置改变参数 | 第42-44页 |
| ·参数确定 | 第44-48页 |
| ·DDS输出频率及环路分频比的确定 | 第44-47页 |
| ·杂散阶次p和带宽BL的确定 | 第47-48页 |
| 第五章 软硬件实现 | 第48-62页 |
| ·硬件实现 | 第48-57页 |
| ·系统框图 | 第48-985048页 |
| ·AD | 第985048-51页 |
| ·AD9850的系统时钟 | 第51页 |
| ·混频器 | 第51页 |
| ·带通滤波器的选择 | 第51-52页 |
| ·PLL的设计及环路参数的选择 | 第52-57页 |
| ·接口电路及软件实现 | 第57-59页 |
| ·接口电路 | 第57-58页 |
| ·低杂散控制的软件流程图 | 第58-59页 |
| ·PCB设计 | 第59-62页 |
| ·合理布局 | 第59-60页 |
| ·电源供电 | 第60页 |
| ·接地 | 第60-61页 |
| ·其他抗干扰措施 | 第61-62页 |
| 第六章 结果分析 | 第62-72页 |
| ·最终输出频谱杂散和相噪分析 | 第62-69页 |
| ·本频率源输出杂散和相噪情况 | 第62-64页 |
| ·本频率源输出频谱图与环内分频式频率源频谱输出比较 | 第64-69页 |
| ·最终输出信号的跳频时间 | 第69-70页 |
| ·小结 | 第70-72页 |
| 参考文献 | 第72-79页 |