DVB系统中RS编/解码器的FPGA实现
| 第一章 引言 | 第1-14页 |
| 1．1 信道编码简介 | 第8-9页 |
| 1．2 RS编码的发展和应用 | 第9-10页 |
| 1．3 DVB系统简介 | 第10-11页 |
| 1．4 FPGA设计流程简介 | 第11-12页 |
| 1．5 设计目标和论文组织 | 第12-14页 |
| 第二章 数学基础和编码的基本理论 | 第14-18页 |
| 2．1 数学基础 | 第14-15页 |
| 2．1．1 群的概念 | 第14页 |
| 2．1．2 域的概念 | 第14页 |
| 2．1．3 有限域的概念 | 第14-15页 |
| 2．2 编码理论 | 第15-18页 |
| 2．2．1 线性分组码 | 第15页 |
| 2．2．2 循环码 | 第15-16页 |
| 2．2．3 BCH码 | 第16页 |
| 2．2．4 RS码 | 第16-18页 |
| 第三章 RS编解码的算法 | 第18-27页 |
| 3．1 RS编码算法 | 第18页 |
| 3．2 RS解码算法 | 第18-27页 |
| 3．2．1 伴随式的计算 | 第19-20页 |
| 3．2．2 错误位置多项式的求解 | 第20-24页 |
| 3．2．3 利用钱搜索的方法计算错误位置 | 第24页 |
| 3．2．4 利用Forney算法计算错误值 | 第24-27页 |
| 第四章 RS（204,188）编解码的电路实现 | 第27-43页 |
| 4．1 乘法器的设计 | 第27页 |
| 4．2 求逆器的设计 | 第27-28页 |
| 4．3 RS编码器的设计 | 第28-29页 |
| 4．3．1 RS编码器逻辑电路结构 | 第28-29页 |
| 4．3．2 RS编码器的优化 | 第29页 |
| 4．4 RS解码器的设计 | 第29-41页 |
| 4．4．1 RS解码芯片规划 | 第30-31页 |
| 4．4．2 伴随式计算器的设计 | 第31-33页 |
| 4．4．3 关键方程求解器的设计 | 第33-39页 |
| 4．4．4 错误位置计算器的设计 | 第39-40页 |
| 4．4．5 错误值计算器的设计 | 第40-41页 |
| 4．4．6 FIFO控制器的设计 | 第41页 |
| 4．5 包同步的捕获与保护 | 第41-43页 |
| 第五章 逻辑设计的仿真、综合和实现 | 第43-51页 |
| 5．1 测试环境的建立 | 第43页 |
| 5．2 RTL的仿真 | 第43-48页 |
| 5．3 电路的逻辑综合 | 第48-49页 |
| 5．4 设计实现 | 第49-51页 |
| 第六章 硬件检测 | 第51-54页 |
| 6．1 芯片结构简介 | 第51-52页 |
| 6．2 硬件测试 | 第52-54页 |
| 第七章 交织器/解交织器的设计 | 第54-59页 |
| 7．1 交织/解交织原理 | 第54-55页 |
| 7．2 交织器/解交织器的实现 | 第55-57页 |
| 7．3 交织器与解交织器时序仿真结果 | 第57-59页 |
| 7．3．1 测试环境 | 第57页 |
| 7．3．2 交织器/解交织器时序仿真 | 第57-59页 |
| 第八章 结论 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 致谢 | 第62-63页 |
| 附录A 有限域乘法器的verilog源码 | 第63-65页 |
| 附录B RS解码器仿真波形图 | 第65-66页 |
| 附录C 有限域乘法器综合生成电路 | 第66-67页 |
| 附录D 硬件调试环境 | 第67-68页 |
| 个人简历 | 第68页 |
