基于FPGA的稀疏矩阵分解实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景 | 第7页 |
| ·研究概况 | 第7-9页 |
| ·本文的工作和内容安排 | 第9-11页 |
| 第二章 常用矩阵分解算法比较 | 第11-19页 |
| ·LU 分解算法 | 第11-12页 |
| ·快速LU 分解算法 | 第12-17页 |
| ·分块LU 分解算法 | 第12-13页 |
| ·脉动阵列算法 | 第13-15页 |
| ·循环展开算法 | 第15-17页 |
| ·本文所采用的算法及开发环境 | 第17页 |
| ·本章小结 | 第17-19页 |
| 第三章 稀疏矩阵排序算法的FPGA实现 | 第19-39页 |
| ·器件选择依据 | 第19-24页 |
| ·数字信号处理模块的通用处理方法 | 第19-20页 |
| ·可编程逻辑器件和FPGA 的选择 | 第20-24页 |
| ·稀疏矩阵的存储结构 | 第24-29页 |
| ·仅存非零元 | 第25页 |
| ·稀疏矩阵的填入元 | 第25-26页 |
| ·顺序表存储结构 | 第26页 |
| ·链表存储结构 | 第26-29页 |
| ·稀疏矩阵主元的选择与消去顺序 | 第29-32页 |
| ·主元的选择对稀疏性的影响 | 第30-31页 |
| ·常用的消去算法 | 第31-32页 |
| ·稀疏矩阵模拟排序算法 | 第32-33页 |
| ·稀疏矩阵模拟排序算法的FPGA 实现 | 第33-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 稀疏矩阵LU分解的FPGA实现 | 第39-61页 |
| ·直接LU 分解算法 | 第39页 |
| ·浮点运算数制 | 第39-42页 |
| ·浮点数的表示方法 | 第40页 |
| ·浮点数的额外类型 | 第40页 |
| ·浮点数的表示 | 第40-41页 |
| ·浮点数的规格化 | 第41页 |
| ·浮点数的舍入 | 第41-42页 |
| ·浮点数的异常处理 | 第42页 |
| ·浮点运算单元的实现 | 第42-48页 |
| ·浮点加法器 | 第42-45页 |
| ·浮点乘法器 | 第45-46页 |
| ·浮点除法器 | 第46-48页 |
| ·直接LU 数值分解算法的FPGA 实现 | 第48-50页 |
| ·稀疏矩阵符号分解和数值分解的FPGA 实现 | 第50-55页 |
| ·符号LU 分解 | 第51-53页 |
| ·数值LU 分解 | 第53-54页 |
| ·实验结果分析 | 第54-55页 |
| ·稀疏矩阵并行分解的FPGA 实现 | 第55-60页 |
| ·BDB 矩阵分解算法简介 | 第56-57页 |
| ·FPGA 实现BDB 矩阵分解的方法 | 第57-59页 |
| ·实验结果及对比 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第五章 总结与展望 | 第61-63页 |
| ·本文所做的工作 | 第61页 |
| ·有待改进的设计 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 作者在硕士研究生期间取得的研究成果 | 第68-69页 |
