基于RapidIO的高性能嵌入式实时处理平台的设计与实现
| 摘要 | 第1-7页 |
| Abstract | 第7-11页 |
| 第1章 绪论 | 第11-17页 |
| ·引言 | 第11页 |
| ·课题研究背景及意义 | 第11-14页 |
| ·课题发展状况 | 第11-13页 |
| ·国内外现状 | 第13页 |
| ·课题意义 | 第13-14页 |
| ·研究主要内容及论文组织结构 | 第14-17页 |
| ·主要工作内容 | 第14-15页 |
| ·系统设计难点分析 | 第15页 |
| ·论文的组织结构 | 第15-17页 |
| 第2章 高性能嵌入式处理平台总体设计 | 第17-22页 |
| ·嵌入式处理平台应用需求分析 | 第17-18页 |
| ·平台总体设计 | 第18-21页 |
| ·硬件平台总体设计 | 第18-19页 |
| ·操作系统的选型 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 第3章 高性能嵌入式处理平台硬件设计 | 第22-47页 |
| ·硬件平台结构概述 | 第22-24页 |
| ·信号交换平台框图 | 第22-23页 |
| ·控制模块框图 | 第23-24页 |
| ·嵌入式处理平台主要工作流程设计及原理 | 第24-26页 |
| ·控制模块工作流程 | 第24-25页 |
| ·离散信号控制 | 第25页 |
| ·RS485总线接口和同步串口数据收发 | 第25页 |
| ·CAN总线的数据收发 | 第25页 |
| ·串行RapidIO数据收发 | 第25-26页 |
| ·主要元器件、材料选用情况 | 第26-27页 |
| ·通用处理器器件选用 | 第26页 |
| ·FPGA器件选用 | 第26-27页 |
| ·DSP器件选用 | 第27页 |
| ·RapidIO交换芯片器件选用 | 第27页 |
| ·光纤选用 | 第27页 |
| ·RS485电平转换 | 第27页 |
| ·主要功能电路设计 | 第27-38页 |
| ·FPGA电路设计 | 第28-31页 |
| ·DSP电路设计 | 第31-33页 |
| ·RS485异步串口设计 | 第33-34页 |
| ·离散控制信号设计 | 第34-35页 |
| ·RS485隔离电源及接口电路 | 第35-36页 |
| ·RapidIO交换电路 | 第36-37页 |
| ·时钟电路设计 | 第37页 |
| ·复位电路设计 | 第37-38页 |
| ·电源电路及功耗估计 | 第38-42页 |
| ·功耗估算 | 第38-39页 |
| ·电源设计 | 第39-42页 |
| ·硬件电路调试 | 第42-46页 |
| ·硬件电路总体调试 | 第42-43页 |
| ·基本电路调试 | 第43页 |
| ·FPGA电路的测试 | 第43-46页 |
| ·本章小结 | 第46-47页 |
| 第4章 高性能嵌入式实时系统操作系统设计优化 | 第47-57页 |
| ·嵌入式优化启动总体设计 | 第47-48页 |
| ·嵌入式系统软硬件平台 | 第48-49页 |
| ·硬件平台 | 第48页 |
| ·软件平台 | 第48-49页 |
| ·嵌入式系统启动过程及BSP的移植 | 第49-52页 |
| ·操作系统启动过程 | 第49-50页 |
| ·BSP的移植 | 第50-51页 |
| ·操作系统的下载 | 第51-52页 |
| ·操作系统启动耗时分析 | 第52-53页 |
| ·操作作系统自举优化策略分析 | 第53-56页 |
| ·操作系统启动耗时裁剪策略一 | 第53-54页 |
| ·操作系统启动耗时裁剪策略二 | 第54-55页 |
| ·操作系统启动耗时裁剪对比 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第5章 软件设计 | 第57-65页 |
| ·PowerPC在线更新 | 第57-59页 |
| ·PowerPC在线更新平台搭建 | 第57页 |
| ·PowerPC在线更新实现 | 第57-59页 |
| ·串行RapidIO通信测试 | 第59-61页 |
| ·通信测试平台搭建 | 第59页 |
| ·串行RapidIO通信测试 | 第59-61页 |
| ·RapidIO与TCP/IP | 第61-64页 |
| ·RapidIO与TCP/IP异同 | 第61-62页 |
| ·RapidIO与TCP/IP性能测试 | 第62-64页 |
| ·本章小结 | 第64-65页 |
| 总结与展望 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 攻读硕士学位期间发表的论文及科研成果 | 第71页 |
