适合于硬件进化的FPGA平台设计实现
摘要 | 第1-4页 |
Abstract | 第4-6页 |
目录 | 第6-8页 |
插图目录 | 第8-9页 |
表格目录 | 第9-10页 |
第1章 绪论 | 第10-22页 |
·进化硬件概念和研究背景 | 第10页 |
·硬件进化工作原理 | 第10-12页 |
·进化硬件国内外研究现状 | 第12-15页 |
·国外发展现状 | 第12-14页 |
·国内发展现状 | 第14-15页 |
·进化硬件研究分类 | 第15-16页 |
·按实验方式分类 | 第15-16页 |
·按单元粒度分类 | 第16页 |
·按实验平台分类 | 第16页 |
·基于FPGA的进化硬件研究 | 第16-21页 |
·配置时间问题 | 第18页 |
·论文主要工作 | 第18-20页 |
·基于FPGA硬件进化研究 | 第19页 |
·适合硬件进化的SOPC芯片结构与设计 | 第19-20页 |
·论文主要创新点 | 第20-21页 |
·本文内容的组织安排 | 第21-22页 |
第2章 基于FPGA硬件进化研究 | 第22-36页 |
·一种基于LUT虚拟可重构电路(VRC)模型研究 | 第22-29页 |
·VRC模型概念 | 第22-23页 |
·LUT-VRC结构与染色体编码 | 第23-24页 |
·VRC硬件进化实验平台 | 第24-25页 |
·实验结果与分析 | 第25-27页 |
·LUT-VRC模型到FDP-Ⅲ FPGA的映射 | 第27-28页 |
·小结 | 第28-29页 |
·一种用于图像滤波器的可进化硬件结构模型研究 | 第29-36页 |
·可进化图像滤波器介绍 | 第29-30页 |
·可进化图像滤波器整体结构 | 第30-31页 |
·可重构可进化单元结构 | 第31-33页 |
·适应度评估 | 第33-34页 |
·进化算法 | 第34页 |
·实验结果 | 第34-35页 |
·小结 | 第35-36页 |
第3章 可重构FPGA架构设计与实现 | 第36-56页 |
·FPGA发展现状。 | 第36页 |
·FDP系列FPGA简介 | 第36-39页 |
·FDP-Ⅲ FPGA整体结构 | 第39-55页 |
·可编程逻辑单元(CLB)结构与设计实现 | 第40-43页 |
·可编程逻辑单元模块整体结构 | 第40页 |
·CLB可实现的逻辑功能列表 | 第40-41页 |
·SLICE内部结构 | 第41-43页 |
·FDP-Ⅲ与FDP-Ⅱ SLICE结构比较 | 第43页 |
·可编程逻辑互联资源结构与设计实现 | 第43-48页 |
·互联资源种类 | 第45-46页 |
·可编程互联资源整体结构 | 第46-48页 |
·配置下载模块结构与设计 | 第48-55页 |
·FDP系列FPGA配置下载模块简介 | 第48-49页 |
·FDP-Ⅲ配置模块整体架构 | 第49-50页 |
·配置读写控制逻辑 | 第50-52页 |
·配置控制模块 | 第52-53页 |
·配置位流结构 | 第53-54页 |
·配置命令 | 第54-55页 |
·本章小结 | 第55-56页 |
第4章 适合于硬件进化的SOPC平台芯片设计实现 | 第56-76页 |
·硬件进化与SOPC芯片 | 第56-57页 |
·SOPC芯片方案选择 | 第57-61页 |
·PowerPC 405 CPU及总线简介 | 第58-61页 |
·适合硬件进化的SOPC平台整体架构 | 第61-62页 |
·SOPC平台芯片各模块结构 | 第62-69页 |
·CPU子模块 | 第62-63页 |
·EBI接口 | 第63-65页 |
·FPGA接口 | 第65-69页 |
·配置控制接口 | 第66-67页 |
·数据通信接口 | 第67-68页 |
·进化算法加速器 | 第68-69页 |
·SOPC芯片验证与后端设计 | 第69-74页 |
·FPGA芯片验证方法 | 第69-70页 |
·CPU子系统验证 | 第70-74页 |
·仿真验证 | 第70-73页 |
·FPGA验证 | 第73-74页 |
·后端设计实现 | 第74-75页 |
·本章小结 | 第75-76页 |
第5章 总结和展望 | 第76-80页 |
·总结 | 第76-77页 |
·展望 | 第77-78页 |
·下一步工作 | 第78-80页 |
参考文献 | 第80-86页 |
致谢 | 第86-87页 |
附录 攻读博士期间科研工作 | 第87-88页 |