基于CPCI的大容量存储板的设计及实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-11页 |
| 第一章 绪论 | 第11-17页 |
| ·课题背景及意义 | 第11-13页 |
| ·国内外相关技术的发展动态 | 第13-16页 |
| ·雷达信号处理发展现状 | 第13-14页 |
| ·大容量存储技术的发展现状 | 第14-15页 |
| ·光纤传输的发展现状 | 第15页 |
| ·可编程逻辑器件的发展历史和现状 | 第15-16页 |
| ·本文的主要工作 | 第16-17页 |
| 第二章 存储板的系统设计 | 第17-27页 |
| ·系统的基本要求 | 第17页 |
| ·DDR2 总线方案的论证 | 第17-20页 |
| ·系统方案 | 第20-21页 |
| ·CPCI 总线技术 | 第21-23页 |
| ·FPGA 的选型 | 第23-27页 |
| ·FPGA 厂商的选择 | 第23-24页 |
| ·Xilinx FPGA 简介 | 第24-25页 |
| ·FPGA 型号选择 | 第25-27页 |
| 第三章 存储板的硬件设计 | 第27-48页 |
| ·概述 | 第27页 |
| ·系统电源设计 | 第27-31页 |
| ·系统各部分电源需求情况 | 第27-29页 |
| ·主要电源器件介绍 | 第29-30页 |
| ·全局电源供给图 | 第30-31页 |
| ·FPGA 相关硬件设计 | 第31-33页 |
| ·FPGA 的配置电路 | 第32-33页 |
| ·I/O 引脚的划分 | 第33页 |
| ·DDR2 电路设计 | 第33-37页 |
| ·DDR2 简介 | 第33-35页 |
| ·DDR2 方案 | 第35-37页 |
| ·光纤传输相关电路设计 | 第37-43页 |
| ·RocketIO 概要 | 第37-38页 |
| ·光纤传输电路结构 | 第38-39页 |
| ·光电模块相关电路设计 | 第39-41页 |
| ·光纤传输中的电平匹配 | 第41-43页 |
| ·CPCI 接口设计 | 第43-44页 |
| ·LINK PORT 接口设计 | 第44-47页 |
| ·Link Port 协议简介 | 第44-46页 |
| ·Link Port 连接方案 | 第46-47页 |
| ·系统的时钟设计 | 第47-48页 |
| 第四章 存储板的PCB 设计 | 第48-55页 |
| ·PCB 结构设计 | 第48-49页 |
| ·PCB 分层方案 | 第49-50页 |
| ·PCB 布局 | 第50-51页 |
| ·PCB 设计要点 | 第51-55页 |
| ·线宽、线厚和电流之间的关系 | 第51-52页 |
| ·走线设计 | 第52-55页 |
| 第五章 调试及接口设计 | 第55-70页 |
| ·系统电源的测试 | 第55页 |
| ·FPGA 的基本电路测试 | 第55-56页 |
| ·FPGA 的配置电路测试 | 第55页 |
| ·FPGA 的时钟测试 | 第55-56页 |
| ·DDR2 接口调试 | 第56-62页 |
| ·DDR2 接口设计步骤 | 第56-57页 |
| ·DDR2 接口程序 | 第57-60页 |
| ·DDR2 接口测试 | 第60-62页 |
| ·光纤接口调试 | 第62-66页 |
| ·RocketIO 接口程序 | 第63-64页 |
| ·RocketIO 测试流程 | 第64-65页 |
| ·RocketIO 测试结果 | 第65-66页 |
| ·CPCI 接口调试 | 第66-68页 |
| ·PCI 总线测试 | 第66-67页 |
| ·Local 端测试 | 第67-68页 |
| ·LINK PORT 接口调试 | 第68-70页 |
| 第六章 结论和展望 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 附录 | 第74-76页 |
| 攻读硕士学位期间的研究成果 | 第76-77页 |
