| 表目录 | 第1-10页 |
| 图目录 | 第10-15页 |
| 摘要 | 第15-17页 |
| Abstract | 第17-19页 |
| 第一章 绪论 | 第19-39页 |
| ·研究背景 | 第19-26页 |
| ·微处理器的发展趋势 | 第19-21页 |
| ·多核微处理器面临的挑战 | 第21-24页 |
| ·异步集成电路的优势以及面临的挑战 | 第24-25页 |
| ·课题目标与来源 | 第25-26页 |
| ·国内外研究现状 | 第26-32页 |
| ·异步电路设计自动化 | 第27-28页 |
| ·异步微处理器 | 第28-29页 |
| ·异步互连网络 | 第29-32页 |
| ·本文研究内容 | 第32-34页 |
| ·基于宏单元的异步电路自动化设计流程及功耗性能优化方法 | 第32-33页 |
| ·基于数据触发的异步计算内核体系结构 | 第33页 |
| ·高性能低功耗异步片上网络体系结构 | 第33页 |
| ·多核异步微处理器原型及其功耗评估 | 第33-34页 |
| ·本文主要创新工作 | 第34-36页 |
| ·论文结构 | 第36-39页 |
| 第二章 异步集成电路基础与设计方法综述 | 第39-55页 |
| ·引言 | 第39页 |
| ·异步电路基本概念 | 第39-43页 |
| ·握手协议 | 第39-41页 |
| ·数据编码方式 | 第41-42页 |
| ·延迟模型 | 第42-43页 |
| ·异步电路设计方法发展历程 | 第43-45页 |
| ·语法驱动转换的异步电路设计方法 | 第45-47页 |
| ·前端编译 | 第46-47页 |
| ·后端映射 | 第47页 |
| ·同步-异步电路转换异步电路设计方法 | 第47-52页 |
| ·基于延迟匹配的同步-异步电路转换方法 | 第48-50页 |
| ·基于准延迟无关的同步-异步电路转换方法 | 第50-52页 |
| ·基于定制的细粒度高性能异步电路设计方法 | 第52-53页 |
| ·异步电路设计方法比较分析 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 第三章 基于宏单元的异步电路设计自动化流程及优化方法 | 第55-87页 |
| ·引言 | 第55-56页 |
| ·基于宏单元的异步电路设计流程 | 第56-62页 |
| ·总体流程 | 第56-57页 |
| ·数据通路设计方法 | 第57-58页 |
| ·控制通路设计方法 | 第58-61页 |
| ·宏单元全定制流程 | 第61-62页 |
| ·基于宏单元的异步电路设计自动化流程 | 第62-69页 |
| ·总体流程 | 第63-64页 |
| ·异步数据通路自动生成 | 第64-67页 |
| ·异步控制通路自动生成 | 第67-68页 |
| ·相关工作比较 | 第68-69页 |
| ·功耗及性能优化方法 | 第69-81页 |
| ·流水线结构 | 第69-70页 |
| ·功耗及性能冗余问题分析 | 第70-72页 |
| ·功耗及性能优化方法 | 第72-78页 |
| ·异步乘法器设计优化 | 第78-81页 |
| ·异步DLX流水线设计实现 | 第81-85页 |
| ·DLX流水线 | 第81-82页 |
| ·异步DLX流水线设计实现 | 第82-83页 |
| ·面积比较 | 第83-84页 |
| ·性能比较 | 第84-85页 |
| ·本章小结 | 第85-87页 |
| 第四章 基于数据触发体系结构的异步微处理器内核 | 第87-119页 |
| ·引言 | 第87-88页 |
| ·数据触发体系结构 | 第88-95页 |
| ·数据触发思想 | 第88-90页 |
| ·指令集格式 | 第90-91页 |
| ·DTA流水线结构 | 第91-93页 |
| ·功能单元与寄存器文件 | 第93-94页 |
| ·局部传输网络 | 第94-95页 |
| ·异步数据触发体系结构 | 第95-100页 |
| ·微处理器体系结构软硬件折衷 | 第95-96页 |
| ·DTA异步化设计问题分析 | 第96-99页 |
| ·异步数据触发体系结构 | 第99-100页 |
| ·微体系结构及电路实现 | 第100-104页 |
| ·异步DTA流水线结构 | 第100-102页 |
| ·功能单元优化 | 第102-103页 |
| ·数据源选择策略 | 第103-104页 |
| ·腾越-Ⅱ异步微处理器实现及评测 | 第104-118页 |
| ·腾越-Ⅱ总体结构 | 第104-105页 |
| ·数据触发计算内核 | 第105-109页 |
| ·Cache系统 | 第109-111页 |
| ·外围设备 | 第111-112页 |
| ·VLSI实现 | 第112-114页 |
| ·测试和验证 | 第114-118页 |
| ·本章小结 | 第118-119页 |
| 第五章 基于层次位线缓冲结构的异步互连网络 | 第119-159页 |
| ·引言 | 第119-120页 |
| ·传统片上互连网络体系结构 | 第120-127页 |
| ·同步片上网络结构 | 第120-124页 |
| ·异步片上网络结构 | 第124-127页 |
| ·基于层次位线的片上缓冲结构 | 第127-131页 |
| ·同步路由器vs.异步路由器 | 第127-129页 |
| ·层次位线缓冲结构 | 第129-131页 |
| ·基于层次位线缓冲结构的同步路由器结构 | 第131-148页 |
| ·HiBB路由器基本结构 | 第132-133页 |
| ·统一缓冲结构 | 第133-136页 |
| ·VC控制逻辑 | 第136-137页 |
| ·VA与OA部件结构 | 第137-139页 |
| ·VC调整策略 | 第139-142页 |
| ·HiBB路由器流水线结构 | 第142-143页 |
| ·实验结果 | 第143-148页 |
| ·基于层次位线缓冲结构的异步路由器结构 | 第148-157页 |
| ·AHiBB路由器基本结构 | 第148-149页 |
| ·输入通道结构 | 第149-151页 |
| ·输出通道结构 | 第151页 |
| ·VA部件结构 | 第151-153页 |
| ·输出虚通道结构 | 第153-154页 |
| ·VC仲裁器结构 | 第154-155页 |
| ·实验结果 | 第155-157页 |
| ·本章小结 | 第157-159页 |
| 第六章 数据触发多核异步微处理器原型及功耗评测 | 第159-181页 |
| ·引言 | 第159页 |
| ·多核异步微处理器原型 | 第159-166页 |
| ·LEON-3计算内核结构 | 第161-162页 |
| ·DTA计算内核结构 | 第162页 |
| ·传输网络 | 第162-164页 |
| ·多核通信机制 | 第164-165页 |
| ·多核同步机制 | 第165-166页 |
| ·功耗评测 | 第166-177页 |
| ·MultiMoveSim | 第166-168页 |
| ·异步电路功耗模型基本思想 | 第168-170页 |
| ·异步内核功耗模型 | 第170-174页 |
| ·异步互连网络功耗模型 | 第174-177页 |
| ·功耗评测结果 | 第177-180页 |
| ·本章小结 | 第180-181页 |
| 第七章 结论与展望 | 第181-185页 |
| ·工作总结 | 第181-183页 |
| ·工作展望 | 第183-185页 |
| 致谢 | 第185-187页 |
| 参考文献 | 第187-201页 |
| 作者在学期间取得的学术成果 | 第201-203页 |