| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-11页 |
| ·研究背景和意义 | 第7-8页 |
| ·研究历史及现状 | 第8-10页 |
| ·本文结构安排 | 第10-11页 |
| 2 系统硬件设计 | 第11-33页 |
| ·系统总体方案 | 第11-14页 |
| ·采集模块选型与设计 | 第14-18页 |
| ·采集模块选型 | 第14-16页 |
| ·AD设计 | 第16-18页 |
| ·串并转换模块选型与设计 | 第18-24页 |
| ·串并转换模块选型 | 第18-21页 |
| ·tlk1501设计 | 第21-24页 |
| ·控制模块选型 | 第24-26页 |
| ·控制芯片选型 | 第24页 |
| ·配置芯片选型与设计 | 第24-26页 |
| ·存储模块选型与设计 | 第26-32页 |
| ·存储器的设计指标 | 第26页 |
| ·SDR SDRAM、DDR SDRAM、DDR2 SDRAM工作原理 | 第26-27页 |
| ·DDR2 SDRAM芯片选型 | 第27-29页 |
| ·DDR2 SDRAM设计 | 第29-30页 |
| ·千兆以太网芯片以及捕获数据设计 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 3 基于Xilinx FPGA逻辑设计 | 第33-57页 |
| ·基于FPGA的设计基础 | 第33-36页 |
| ·设计流程及设计工具 | 第33-35页 |
| ·Verilog HDL语言 | 第35-36页 |
| ·IP核 | 第36页 |
| ·设计原则 | 第36-37页 |
| ·自顶向下设计模式 | 第36-37页 |
| ·模块化模式 | 第37页 |
| ·控制功能的FPGA设计 | 第37-56页 |
| ·功能描述和模块划分 | 第37-38页 |
| ·时钟信号产生模块设计 | 第38-39页 |
| ·基于Rocket IO高速串行接收数据模块设计 | 第39-42页 |
| ·数据接口模块设计 | 第42-45页 |
| ·DDR2控制器模块设计 | 第45-53页 |
| ·基于以太网MAC接口发送数据模块设计 | 第53-56页 |
| ·本章小结 | 第56-57页 |
| 4 系统仿真与实现 | 第57-66页 |
| ·仿真工具 | 第57页 |
| ·仿真与分析 | 第57-63页 |
| ·综合实现 | 第63-64页 |
| ·时序验证与分析 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 5 结束语 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-70页 |