基于FPGA的高速可编程的脉冲信号发生器的设计
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| abstract | 第9-10页 |
| 第一章 绪论 | 第15-20页 |
| 1.1 研究背景 | 第15-17页 |
| 1.1.1 基于NV色心的量子调控 | 第15-16页 |
| 1.1.2 脉冲发生器在量子调控中的应用 | 第16-17页 |
| 1.2 研究现状 | 第17-18页 |
| 1.3 论文内容及安排 | 第18-20页 |
| 第二章 软件设计 | 第20-26页 |
| 2.1 设计思路 | 第21-22页 |
| 2.2 脉冲序列数据格式 | 第22页 |
| 2.3 程序设计 | 第22-25页 |
| 2.3.1 核心板Python的类库 | 第22-23页 |
| 2.3.2 编码的实现 | 第23-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第三章 硬件设计 | 第26-55页 |
| 3.1 FPGA简介 | 第26-27页 |
| 3.2 硬件开发环境和工具 | 第27-30页 |
| 3.3 脉冲发生器整体结构 | 第30-31页 |
| 3.4 数据传输模块设计 | 第31-35页 |
| 3.5 时钟设计—DCM | 第35-39页 |
| 3.5.1 设计原理 | 第35-37页 |
| 3.5.2 DCM时钟模块的实现 | 第37-39页 |
| 3.6 FIFO模块设计 | 第39-42页 |
| 3.6.1 FIFO及其参数介绍 | 第39-40页 |
| 3.6.2 FIFO设计实现 | 第40-42页 |
| 3.7 SDRAM控制器设计 | 第42-50页 |
| 3.7.1 SDRAM简介 | 第42-44页 |
| 3.7.2 控制器设计 | 第44-46页 |
| 3.7.3 状态分析 | 第46-50页 |
| 3.8 译码及输出模块设计 | 第50-52页 |
| 3.8.1 译码模块设计 | 第50页 |
| 3.8.2 输出模块设计 | 第50-52页 |
| 3.9 高层控制器设计 | 第52-54页 |
| 3.10 本章小结 | 第54-55页 |
| 第四章 脉冲发生器性能分析 | 第55-60页 |
| 4.1 最小分辨率测试 | 第55页 |
| 4.2 上升沿下降沿测试 | 第55-57页 |
| 4.3 多通道之间的影响 | 第57页 |
| 4.4 性能对比 | 第57页 |
| 4.5 自制脉冲发生器在实验中的应用 | 第57-59页 |
| 4.5.1 光探测磁共振(ODMR) | 第57-58页 |
| 4.5.2 电子自由衰减(FID)实验 | 第58-59页 |
| 4.6 本章小结 | 第59-60页 |
| 第五章 总结与展望 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 附录1 硬件实物图 | 第64-65页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第65-66页 |
