| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 课题背景及研究的目的和意义 | 第8-9页 |
| 1.2 国内外研究现状及分析 | 第9-12页 |
| 1.3 主要研究内容 | 第12-14页 |
| 第2章 设计平台构建及设计方法 | 第14-33页 |
| 2.1 设计平台语言 | 第14-15页 |
| 2.1.1 Python语言的概述 | 第14页 |
| 2.1.2 Python语言的特点 | 第14-15页 |
| 2.2 PyCell Studio开发工具 | 第15-26页 |
| 2.2.1 PyCell Studio的组成及工作原理 | 第16-17页 |
| 2.2.2 内部的Python API函数 | 第17-24页 |
| 2.2.3 PyCell的生成方法 | 第24-26页 |
| 2.3 DICE结构的SRAM的版图架构设计 | 第26-29页 |
| 2.3.1 SRAM结构分析 | 第27-28页 |
| 2.3.2 DICE结构SRAM的基本架构 | 第28-29页 |
| 2.4 创建版图的基本单元库 | 第29-32页 |
| 2.5 本章小结 | 第32-33页 |
| 第3章 DICE结构的SRAM版图的宏模块设计 | 第33-51页 |
| 3.1 WING_LEFT和WING_RIGHT | 第33-40页 |
| 3.1.1 存储阵列小模块 | 第34-36页 |
| 3.1.2 列多路选择模块 | 第36-37页 |
| 3.1.3 敏感放大器及输入输出模块 | 第37页 |
| 3.1.4 完整WING模块的设计及实现 | 第37-40页 |
| 3.2 译码模块 | 第40-45页 |
| 3.2.1 行译码 | 第40-44页 |
| 3.2.2 列预译码 | 第44-45页 |
| 3.3 MODEL_ROW | 第45-46页 |
| 3.4 MODEL_COL | 第46-47页 |
| 3.5 连接模块 | 第47-49页 |
| 3.5.1 LEFT_CAP&RIGHT_CAP | 第47-49页 |
| 3.5.2 ADDR_CAP | 第49页 |
| 3.6 电源环 | 第49-50页 |
| 3.7 本章小结 | 第50-51页 |
| 第4章 DICE结构的SRAM版图的自动化生成及验证 | 第51-60页 |
| 4.1 完整DICE结构的SRAM版图的自动拼接 | 第51-54页 |
| 4.2 DICE结构SRAM版图的物理验证 | 第54-56页 |
| 4.2.1 DRC验证 | 第55页 |
| 4.2.2 LVS验证 | 第55-56页 |
| 4.3 版图的后仿真 | 第56-59页 |
| 4.4 本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第65-67页 |
| 致谢 | 第67页 |