智能型锁相环频率综合器
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 研究背景与意义 | 第11-13页 |
| 1.2 课题研究的主要内容 | 第13页 |
| 1.3 本论文的结构安排 | 第13-15页 |
| 第二章 锁相环系统研究与设计 | 第15-37页 |
| 2.1 频率综合器基本原理 | 第15-17页 |
| 2.2 锁相环电路的重要指标 | 第17-21页 |
| 2.2.1 锁定时间和频率覆盖范围 | 第17页 |
| 2.2.2 杂散 | 第17-18页 |
| 2.2.3 相位噪声和时钟抖动 | 第18-21页 |
| 2.3 锁相环系统分析 | 第21-31页 |
| 2.3.1 锁相环类型 | 第21-23页 |
| 2.3.2 鉴频鉴相器(PFD) | 第23-24页 |
| 2.3.3 电荷泵(CP) | 第24-25页 |
| 2.3.4 环路滤波器(LPF) | 第25-29页 |
| 2.3.5 压控振荡器(VCO) | 第29-30页 |
| 2.3.6 分频器 | 第30-31页 |
| 2.4 锁相环相位噪声分析 | 第31-36页 |
| 2.5 本章小结 | 第36-37页 |
| 第三章 锁相环核心模块压控振荡器研究与设计 | 第37-57页 |
| 3.1 压控振荡器基本原理 | 第37-40页 |
| 3.2 压控振荡器噪声 | 第40-41页 |
| 3.3 电路设计 | 第41-46页 |
| 3.3.1 电感的选择 | 第42-43页 |
| 3.3.2 负阻结构 | 第43页 |
| 3.3.3 可变电容(Cvar) | 第43-45页 |
| 3.3.4 开关电容阵列 | 第45-46页 |
| 3.4 仿真和测试 | 第46-47页 |
| 3.5 基于神经网络优化的压控振荡器 | 第47-56页 |
| 3.5.1 神经网络结构 | 第48-51页 |
| 3.5.2 基于BP神经网络优化的压控振荡器系统 | 第51-53页 |
| 3.5.3 工作过程 | 第53-54页 |
| 3.5.4 验证及仿真 | 第54-56页 |
| 3.6 本章小结 | 第56-57页 |
| 第四章 锁相环关键模块设计与验证 | 第57-83页 |
| 4.1 鉴频鉴相器模块 | 第57-61页 |
| 4.1.1 PFD基本原理分析 | 第57-59页 |
| 4.1.2 PFD具体电路设计和后仿验证 | 第59-61页 |
| 4.2 电荷泵模块 | 第61-67页 |
| 4.2.1 电荷泵的工作原理 | 第61-62页 |
| 4.2.2 电荷泵的非理想特性 | 第62-66页 |
| 4.2.3 电荷泵电路设计和后仿验证 | 第66-67页 |
| 4.3 环路滤波器模块 | 第67-69页 |
| 4.3.1 环路滤波器基本原理分析 | 第67-68页 |
| 4.3.2 环路滤波器后仿验证 | 第68-69页 |
| 4.4 压控振荡器模块 | 第69页 |
| 4.5 分频器模块 | 第69-77页 |
| 4.5.1 整数分频器 | 第70-74页 |
| 4.5.1.1 PS计数器 | 第70-73页 |
| 4.5.1.2 行波计数器 | 第73-74页 |
| 4.5.2 Delta-sigma调制器 | 第74-76页 |
| 4.5.3 整体分频器后仿验证 | 第76-77页 |
| 4.6 自动频率校正 | 第77-82页 |
| 4.6.1 算法分析 | 第77-81页 |
| 4.6.2 AFC后仿验证 | 第81-82页 |
| 4.7 本章小结 | 第82-83页 |
| 第五章 锁相环整体后端设计与验证 | 第83-89页 |
| 5.1 锁相环子模块版图设计 | 第83-86页 |
| 5.2 锁相环整体版图布局 | 第86-87页 |
| 5.3 锁相环整体环路仿真验证 | 第87-88页 |
| 5.4 本章小结 | 第88-89页 |
| 第六章 全文总结与展望 | 第89-90页 |
| 6.1 全文总结 | 第89页 |
| 6.2 后续工作展望 | 第89-90页 |
| 致谢 | 第90-91页 |
| 参考文献 | 第91-94页 |
| 攻读硕士学位期间取得的成果 | 第94页 |
