| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 引言 | 第10-12页 |
| 1 绪论 | 第12-17页 |
| 1.1 研究背景与意义 | 第12-14页 |
| 1.1.1 运算电路的基础性地位 | 第12-13页 |
| 1.1.2 SoC 设计中的运算电路 | 第13-14页 |
| 1.2 逻辑电路设计理论与方法 | 第14-15页 |
| 1.2.1 基于单一逻辑的电路设计 | 第14-15页 |
| 1.2.2 基于双逻辑的电路设计 | 第15页 |
| 1.3 本文框架 | 第15-17页 |
| 2 运算电路的双逻辑设计和功耗优化策略分析 | 第17-24页 |
| 2.1 运算电路的双逻辑设计 | 第17-19页 |
| 2.2 运算电路的功耗分析 | 第19-21页 |
| 2.2.1 动态功耗 | 第19-20页 |
| 2.2.2 静态功耗 | 第20-21页 |
| 2.3 运算电路的低功耗设计规划 | 第21-23页 |
| 2.3.1 低功耗设计方法 | 第21-22页 |
| 2.3.2 运算电路功耗优化策略 | 第22-23页 |
| 2.4 本章小结 | 第23-24页 |
| 3 新型压缩器及其压缩树的低功耗实现 | 第24-39页 |
| 3.1 压缩器和压缩树的研究背景 | 第24-26页 |
| 3.2 N-3 压缩器 | 第26-31页 |
| 3.3 压缩树电路设计 | 第31-35页 |
| 3.3.1 关键路径时序约束的设计 | 第31-32页 |
| 3.3.2 48X48Booth 乘法器压缩树设计 | 第32-34页 |
| 3.3.3 64X64Booth 乘法器压缩树设计 | 第34-35页 |
| 3.3.4 边缘部分处理 | 第35页 |
| 3.4 电路仿真测试与结果分析 | 第35-38页 |
| 3.4.1 逻辑综合 | 第35-36页 |
| 3.4.2 测试与分析 | 第36-38页 |
| 3.5 本章小结 | 第38-39页 |
| 4 低能耗全加器设计 | 第39-50页 |
| 4.1 全加器概述 | 第39-41页 |
| 4.2 全加器设计 | 第41-44页 |
| 4.2.1 逻辑风格分析 | 第41-42页 |
| 4.2.2 基于混合逻辑的全加器设计 | 第42-44页 |
| 4.3 测试环境与结果分析 | 第44-49页 |
| 4.3.1 独立单元分析 | 第44-48页 |
| 4.3.2 CSA 阵列分析 | 第48-49页 |
| 4.4 本章小结 | 第49-50页 |
| 5 双逻辑运算单元的低漏功耗设计 | 第50-57页 |
| 5.1 基于多阈值电压的低漏功耗优化设计 | 第50-52页 |
| 5.2 基于沟道长度偏置技术的低漏功耗优化设计 | 第52-53页 |
| 5.3 基于低漏功耗单元包的综合优化策略 | 第53-55页 |
| 5.4 基于功控休眠和最优输入矢量技术的低漏功耗优化设计 | 第55-56页 |
| 5.5 本章小结 | 第56-57页 |
| 6 总结与展望 | 第57-60页 |
| 参考文献 | 第60-64页 |
| 在学研究成果 | 第64-65页 |
| 致谢 | 第65页 |
