| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 引言 | 第8-9页 |
| 1 绪论 | 第9-12页 |
| 1.1 背景意义 | 第9-10页 |
| 1.2 研究现状及发展趋势 | 第10-11页 |
| 1.3 本文的主要内容安排及创新点 | 第11-12页 |
| 2 超宽频带矢量信号测试关键技术 | 第12-25页 |
| 2.1 并行 ADC 系统 | 第12-16页 |
| 2.1.1 基于时间交织多路并行采集 ADC 系统 | 第12-13页 |
| 2.1.2 基于混合滤波器组 ADC 系统 | 第13-14页 |
| 2.1.3 基于带通采样的混合滤波器组 ADC 系统 | 第14-16页 |
| 2.2 数字单边带调制 | 第16-19页 |
| 2.3 高速电路信号完整性 | 第19-24页 |
| 2.3.1 高速电路与信号完整性定义 | 第19-20页 |
| 2.3.2 低压差分信号 | 第20-22页 |
| 2.3.3 振铃现象 | 第22-24页 |
| 2.4 总结 | 第24-25页 |
| 3 硬件电路设计 | 第25-48页 |
| 3.1 整体框架搭建 | 第25-26页 |
| 3.2 超宽频带矢量信号采集与合成电路设计 | 第26-45页 |
| 3.2.1 采集模块设计 | 第27-30页 |
| 3.2.2 DAC 电路设计 | 第30-35页 |
| 3.2.3 存储模块设计 | 第35-38页 |
| 3.2.4 数据处理模块设计 | 第38-42页 |
| 3.2.5 上位机模块设计 | 第42-44页 |
| 3.2.6 电源模块设计 | 第44-45页 |
| 3.3 低抖动时钟电路模块 | 第45-47页 |
| 3.4 总结 | 第47-48页 |
| 4 超宽频带测试平台硬件电路实现 | 第48-60页 |
| 4.1 高速系统设计流程 | 第48-50页 |
| 4.1.1 IBIS 模型 | 第49-50页 |
| 4.2 超宽频带信号采集与合成电路板实现 | 第50-57页 |
| 4.2.1 PCB 设计 | 第50-52页 |
| 4.2.2 关键信号仿真 | 第52-56页 |
| 4.2.3 PCB 实现 | 第56-57页 |
| 4.3 低抖动时钟电路板实现 | 第57-59页 |
| 4.4 总结 | 第59-60页 |
| 5 逻辑电路实现 | 第60-67页 |
| 5.1 信号合成逻辑框架 | 第60-64页 |
| 5.1.1 FPGA 内部实现 | 第61-64页 |
| 5.2 上位机实现 | 第64-66页 |
| 5.3 总结 | 第66-67页 |
| 6 测试平台搭建与测试分析 | 第67-74页 |
| 6.1 测试品平台搭建 | 第67-68页 |
| 6.2 测试结果与分析 | 第68-72页 |
| 6.3 总结 | 第72-74页 |
| 7 结论与展望 | 第74-75页 |
| 7.1 工作总结 | 第74页 |
| 7.2 工作展望 | 第74-75页 |
| 参考文献 | 第75-78页 |
| 在学研究成果 | 第78-79页 |
| 致谢 | 第79页 |