| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题的研究背景 | 第10页 |
| 1.2 可控电抗器的发展历史与研究现状 | 第10-11页 |
| 1.3 可控电抗器的分类 | 第11-12页 |
| 1.4 电气化铁路信号灯系统并联数字电抗器的应用背景 | 第12-13页 |
| 1.5 本课题主要研究的内容 | 第13-14页 |
| 第2章 10kV 电气化铁路信号灯系统并联数字电抗器设计原理及调制技术 | 第14-27页 |
| 2.1 10kV 电气化铁路信号灯系统并联数字电抗器的设计原理 | 第14-19页 |
| 2.1.1 10kV 电气化铁路信号灯系统的简单介绍 | 第14-15页 |
| 2.1.2 10kV 并联数字电抗器模型的提出 | 第15-19页 |
| 2.2 并联数字电抗器主电路的分析与估算 | 第19-21页 |
| 2.2.1 主电路补偿容量的分析 | 第19-20页 |
| 2.2.2 开关器件的选型 | 第20页 |
| 2.2.3 逆变器直流侧电容值估算 | 第20-21页 |
| 2.3 数字电抗器两端电压与电流关系的仿真验证 | 第21-23页 |
| 2.4 应用于本设计的 PWM 调制技术的研究 | 第23-26页 |
| 2.4.1 PWM 调制技术的简单介绍 | 第23页 |
| 2.4.2 滞环比较型 PWM 电流跟踪控制技术 | 第23-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第3章 并联数字电抗器的总体设计 | 第27-35页 |
| 3.1 系统总体结构设计思路 | 第27-28页 |
| 3.2 并联数字电抗器检测计算方法的研究 | 第28-31页 |
| 3.2.1 感性无功补偿电流的计算 | 第29页 |
| 3.2.2 有功充电稳压电流的计算 | 第29-31页 |
| 3.3 系统仿真 | 第31-34页 |
| 3.4 本章小结 | 第34-35页 |
| 第4章 并联数字电抗器的硬件设计 | 第35-45页 |
| 4.1 控制系统的设计 | 第35-41页 |
| 4.1.1 供电模块部分的设计 | 第36-38页 |
| 4.1.2 信号调理电路的设计 | 第38页 |
| 4.1.3 MAX1324 组成的高速数据采集电路的设计 | 第38-39页 |
| 4.1.4 DSP 及其外围电路的设计 | 第39-40页 |
| 4.1.5 CPLD 及其外围电路的设计 | 第40-41页 |
| 4.2 PWM 驱动隔离电路及外围驱动模块的设计 | 第41-42页 |
| 4.3 开关器件 IGBT 的介绍 | 第42-44页 |
| 4.3.1 IGBT 耐压选择 | 第42-43页 |
| 4.3.2 IGBT 开关频率选择 | 第43页 |
| 4.3.3 IGBT 驱动 | 第43-44页 |
| 4.4 本章小结 | 第44-45页 |
| 第5章 并联数字电抗器的软件设计及实验 | 第45-51页 |
| 5.1 控制系统软件设计 | 第45-48页 |
| 5.1.1 DSP 软件设计 | 第45-46页 |
| 5.1.2 CPLD 软件设计 | 第46-48页 |
| 5.2 实验设计 | 第48-50页 |
| 5.3 本章小结 | 第50-51页 |
| 结论 | 第51-52页 |
| 参考文献 | 第52-55页 |
| 致谢 | 第55页 |
