高速多通道数字中频接收机关键技术的研究及实现
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 研究背景 | 第11页 |
| 1.2 课题国内外研究现状 | 第11-13页 |
| 1.3 本文主要内容 | 第13-15页 |
| 第2章 雷达诱饵信号识别 | 第15-30页 |
| 2.1 雷达信号指纹特征识别 | 第15-22页 |
| 2.1.1 基于数字波束形成的指纹识别原理 | 第17-19页 |
| 2.1.2 脉冲包络前沿预处理 | 第19页 |
| 2.1.3 脉冲包络前沿匹配性表征 | 第19-20页 |
| 2.1.4 实际数据仿真验证 | 第20-22页 |
| 2.2 雷达信号极化方式识别 | 第22-29页 |
| 2.2.1 极化方式及其表征 | 第22-23页 |
| 2.2.2 最小幅度输出准则识别法 | 第23-25页 |
| 2.2.3 最小幅度输出准则识别法仿真分析 | 第25-27页 |
| 2.2.4 幅度比和相位差识别法 | 第27-28页 |
| 2.2.5 幅度比和相位差识别法仿真分析 | 第28-29页 |
| 2.3 本章小结 | 第29-30页 |
| 第3章 数字接收机硬件电路设计 | 第30-49页 |
| 3.1 数字接收机系统总体结构 | 第30-31页 |
| 3.2 ADC电路设计 | 第31-37页 |
| 3.2.1 AD9520-3 电路 | 第31-34页 |
| 3.2.2 AD9434电路 | 第34-36页 |
| 3.2.3 ADC电源电路设计 | 第36-37页 |
| 3.3 FPGA及其外围电路设计 | 第37-39页 |
| 3.3.1 FPGA芯片选择 | 第37-38页 |
| 3.3.2 FPGA配置电路设计 | 第38-39页 |
| 3.3.3 FPGA电源电路设计 | 第39页 |
| 3.4 DSP及其外围电路设计 | 第39-47页 |
| 3.4.1 DSP芯片选择 | 第39-40页 |
| 3.4.2 DSP时钟电路设计 | 第40-42页 |
| 3.4.3 DSP外围电路设计 | 第42-44页 |
| 3.4.3.1 串口通信 | 第42-43页 |
| 3.4.3.2 DSP的JTAG | 第43-44页 |
| 3.4.4 DSP电源电路设计 | 第44-47页 |
| 3.5 FPGA与DSP数据通信 | 第47-48页 |
| 3.6 CPCI总线接口 | 第48页 |
| 3.7 本章小结 | 第48-49页 |
| 第4章 数字接收机的软件设计与调试 | 第49-62页 |
| 4.1 系统总体流程结构 | 第49-50页 |
| 4.2 ADC的配置 | 第50-52页 |
| 4.2.1 AD9520-3 的配置 | 第50-51页 |
| 4.2.2 AD9434的配置 | 第51-52页 |
| 4.3 DSP上电时序的配置 | 第52-53页 |
| 4.4 数字下变频 | 第53-55页 |
| 4.4.1 跨时钟域调整 | 第53页 |
| 4.4.2 基于多项滤波的数字正交变换 | 第53-55页 |
| 4.5 数据缓存传输模块 | 第55-56页 |
| 4.6 指纹识别流程 | 第56-58页 |
| 4.7 极化识别流程 | 第58-59页 |
| 4.8 本章小结 | 第59-62页 |
| 第5章 系统性能测试 | 第62-70页 |
| 5.1 ADC性能测试与分析 | 第62-63页 |
| 5.2 指纹特征识别的验证 | 第63-67页 |
| 5.2.1 数字波束形成部分验证 | 第63-66页 |
| 5.2.2 指纹识别结果统计验证 | 第66-67页 |
| 5.3 极化方式识别的验证 | 第67-69页 |
| 5.4 本章小结 | 第69-70页 |
| 结论 | 第70-72页 |
| 参考文献 | 第72-76页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第76-77页 |
| 致谢 | 第77页 |
