| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景 | 第16页 |
| 1.2 国内外研究现状与发展趋势 | 第16-18页 |
| 1.2.1 信道编码技术 | 第16-17页 |
| 1.2.2 调制技术 | 第17-18页 |
| 1.3 论文的主要工作及内容安排 | 第18-20页 |
| 第二章 无线通信原理 | 第20-30页 |
| 2.1 无线信道传输特性 | 第20-21页 |
| 2.2 Turbo码基本原理 | 第21-26页 |
| 2.2.1 Turbo编码 | 第21-23页 |
| 2.2.2 Turbo译码 | 第23-26页 |
| 2.3 QPSK调制解调原理 | 第26-28页 |
| 2.4 单载波频域均衡技术 | 第28-30页 |
| 第三章 系统设计及FPGA实现 | 第30-48页 |
| 3.1 系统方案概述 | 第30-31页 |
| 3.2 Turbo码性能仿真 | 第31-35页 |
| 3.2.1 归零对Turbo码性能的影响 | 第31-33页 |
| 3.2.2 帧长度对Turbo码性能的影响 | 第33页 |
| 3.2.3 交织器对Turbo码性能的影响 | 第33-34页 |
| 3.2.4 码率对Turbo码性能的影响 | 第34-35页 |
| 3.2.5 迭代次数对Turbo码性能的影响 | 第35页 |
| 3.3 系统设计与仿真 | 第35-39页 |
| 3.3.1 成型滤波器设计 | 第35-36页 |
| 3.3.2 同步模块设计 | 第36-38页 |
| 3.3.3 系统仿真分析 | 第38-39页 |
| 3.4 Turbo译码的FPGA设计与实现 | 第39-48页 |
| 3.4.1 MAX-LOG-MAP译码 | 第39-40页 |
| 3.4.2 Turbo码交织器设计 | 第40-41页 |
| 3.4.3 Turbo译码中SISO模块FPGA设计 | 第41-44页 |
| 3.4.4 硬件测试 | 第44-48页 |
| 第四章 系统测试 | 第48-64页 |
| 4.1 开发平台与设计流程 | 第48-50页 |
| 4.1.1 开发平台简介 | 第48-49页 |
| 4.1.2 设计流程 | 第49-50页 |
| 4.2 AD9361芯片简介及测试 | 第50-57页 |
| 4.2.1 AD9361简介 | 第50-51页 |
| 4.2.2 AD9361驱动配置分析 | 第51-53页 |
| 4.2.3 AD9361测试 | 第53-57页 |
| 4.3 系统测试 | 第57-64页 |
| 4.3.1 基带信号收发测试 | 第57-59页 |
| 4.3.2 系统算法测试 | 第59-64页 |
| 第五章 总结与展望 | 第64-66页 |
| 参考文献 | 第66-68页 |
| 致谢 | 第68-70页 |
| 作者简介 | 第70-71页 |