基于多位触发器的数字电路低功耗设计方法研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 设计背景 | 第14-15页 |
| 1.2 国内外研究现状 | 第15-16页 |
| 1.3 研究目的及意义 | 第16页 |
| 1.4 本文研究内容及章节安排 | 第16-18页 |
| 第二章 功耗组成与多位触发器设计 | 第18-30页 |
| 2.1 功耗的组成 | 第18-21页 |
| 2.1.1 静态功耗的组成 | 第19-20页 |
| 2.1.2 动态功耗的组成 | 第20-21页 |
| 2.2 多位触发器技术 | 第21-23页 |
| 2.2.1 多位触发器的结构 | 第21-22页 |
| 2.2.2 多位触发器的工作原理 | 第22-23页 |
| 2.3 多位触发器电路设计 | 第23-27页 |
| 2.3.1 触发器的电路 | 第23-26页 |
| 2.3.2 多位触发器的设计 | 第26-27页 |
| 2.4 仿真结果分析 | 第27-29页 |
| 2.5 本章小结 | 第29-30页 |
| 第三章 SHA256算法设计与验证 | 第30-38页 |
| 3.1 SHA256算法介绍 | 第30-32页 |
| 3.1.1 函数的组成 | 第30-31页 |
| 3.1.2 算法划分 | 第31-32页 |
| 3.2 SHA256模块设计 | 第32-33页 |
| 3.3 测试流程 | 第33-37页 |
| 3.3.1 单元库介绍 | 第33-34页 |
| 3.3.2 单元介绍 | 第34-35页 |
| 3.3.3 测试流程介绍 | 第35-37页 |
| 3.4 仿真结果验证 | 第37页 |
| 3.5 本章小结 | 第37-38页 |
| 第四章 多位触发器综合及布局布线 | 第38-54页 |
| 4.1 DC综合 | 第38-46页 |
| 4.1.1 DC综合介绍 | 第38-39页 |
| 4.1.2 多位触发器的综合 | 第39-41页 |
| 4.1.3 DC输出报告分析 | 第41-46页 |
| 4.2 ICC布局布线 | 第46-52页 |
| 4.2.1 数据准备 | 第47页 |
| 4.2.2 布图 | 第47-49页 |
| 4.2.3 布局 | 第49-50页 |
| 4.2.4 时钟树综合 | 第50-51页 |
| 4.2.5 布线 | 第51-52页 |
| 4.3 本章小结 | 第52-54页 |
| 第五章 时序测试与功耗分析 | 第54-60页 |
| 5.1 静态时序分析 | 第54-56页 |
| 5.2 VCS仿真 | 第56-57页 |
| 5.3 实验结果分析 | 第57-58页 |
| 5.4 本章小结 | 第58-60页 |
| 第六章 总结与展望 | 第60-62页 |
| 6.1 本文总结 | 第60页 |
| 6.2 工作展望 | 第60-62页 |
| 参考文献 | 第62-66页 |
| 致谢 | 第66-68页 |
| 作者简介 | 第68-70页 |
| 1. 基本情况 | 第68页 |
| 2. 教育背景 | 第68-70页 |
| 附录A | 第70-72页 |
| 附录B | 第72-75页 |
| 附录C | 第75-77页 |
