| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 绪论 | 第13-15页 |
| 1.1 研究背景 | 第13页 |
| 1.2 研究方案 | 第13-14页 |
| 1.3 论文结构 | 第14页 |
| 1.4 本章小结 | 第14-15页 |
| 第二章 TTA 相关概念和 Move Framework | 第15-28页 |
| 2.1 TTA 的概念 | 第15-19页 |
| 2.1.1 从VLIW 到TTA | 第15-16页 |
| 2.1.2 TTA 架构的软件特点 | 第16-17页 |
| 2.1.3 TTA 架构的硬件特点 | 第17-19页 |
| 2.2 Move Framework | 第19-22页 |
| 2.2.1 软件子系统 | 第19-20页 |
| 2.2.2 硬件子系统 | 第20-21页 |
| 2.2.3 系统优化工具 | 第21-22页 |
| 2.3 设计流程和专用处理单元（Special Function Unit）设计 | 第22-27页 |
| 2.3.1 设计流程（Design Flow） | 第22-25页 |
| 2.3.2 专用处理单元设计 | 第25-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 常用数字信号处理算法 | 第28-37页 |
| 3.1 DCT 变换原理 | 第28-30页 |
| 3.1.1 DCT 变换概念 | 第28-29页 |
| 3.1.2 H.264 中的DCT 变换 | 第29-30页 |
| 3.2 离散傅立叶变换概念 | 第30-31页 |
| 3.3 快速傅立叶变换算法 | 第31-36页 |
| 3.3.1 Cooley-Turkey 算法 | 第31-32页 |
| 3.3.2 基2 算法 | 第32-34页 |
| 3.3.3 基4 算法 | 第34-35页 |
| 3.3.4 其他快速傅立叶算法 | 第35-36页 |
| 3.4 本章小结 | 第36-37页 |
| 第四章 常用数字信号处理算法在TTA 下的实现 | 第37-51页 |
| 4.1 整数余弦变换在触发传输体系下的实现 | 第37-40页 |
| 4.1.1 加减法专用功能单元 | 第37-38页 |
| 4.1.2 乘法移位器专用功能单元 | 第38-40页 |
| 4.2 传输触发架构下实现快速傅立叶变换 | 第40-46页 |
| 4.2.1 复数乘法和复数加法 | 第40-42页 |
| 4.2.2 地址生成 | 第42-46页 |
| 4.3 多种算法在传输触发体系下的设计 | 第46-50页 |
| 4.4 本章小结 | 第50-51页 |
| 第五章 处理器架构设计 | 第51-70页 |
| 5.1 Move Framework 系统设计工具 | 第51页 |
| 5.2 TTA 处理器设计 | 第51-53页 |
| 5.2.1 针对DCT32 算法的设计 | 第51-53页 |
| 5.2.2 针对FFT1024 算法的设计 | 第53页 |
| 5.3 TTA 处理器的优化 | 第53-66页 |
| 5.3.1 针对DCT32 算法的处理器优化设计 | 第54-60页 |
| 5.3.2 针对FFT1024 算法的处理器优化设计 | 第60-66页 |
| 5.4 FFT 与DCT 处理器核设计 | 第66-69页 |
| 5.4.1 算法分析 | 第66-68页 |
| 5.4.2 DCT 在FFT 上的优化设计 | 第68-69页 |
| 5.5 小结 | 第69-70页 |
| 第六章 系统验证与性能比较 | 第70-75页 |
| 6.1 处理器核硬件设计 | 第70-72页 |
| 6.1.1 Move Core generator | 第70页 |
| 6.1.2 针对DCT 和FFT 的处理器核 | 第70-72页 |
| 6.2 系统验证与性能评价 | 第72-74页 |
| 6.2.1 已有FFT 处理器 | 第72-73页 |
| 6.2.2 与通用处理器的性能比较 | 第73-74页 |
| 6.3 小结 | 第74-75页 |
| 第七章 总结与展望 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 致谢 | 第78-79页 |
| 攻读硕士学位期间已发表或录用的论文 | 第79页 |
