| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-13页 |
| 1.1 研究背景 | 第8-9页 |
| 1.2 电力载波技术及国内外的发展现状 | 第9-11页 |
| 1.2.1 电力载波技术的基本原理 | 第9-10页 |
| 1.2.2 国内外高速 PLC 技术的研究现状 | 第10-11页 |
| 1.3 研究内容和任务 | 第11-13页 |
| 第二章 低压电力线载波技术通信信道分析 | 第13-25页 |
| 2.1 信道的数学模型 | 第13-14页 |
| 2.2 电力传输线信道的理想模型 | 第14-18页 |
| 2.3 家庭低压配电网理想模型 | 第18-20页 |
| 2.4 电力线信道特性分析 | 第20-21页 |
| 2.4.1 电力线信道的阻抗时变性 | 第20页 |
| 2.4.2 噪声分析 | 第20-21页 |
| 2.4.3 信道衰减特性 | 第21页 |
| 2.5 家庭低压配电网的多径传输模型 | 第21-25页 |
| 第三章 高速电力线载波通信的调制技术选择 | 第25-34页 |
| 3.1 扩频通信技术 | 第25-29页 |
| 3.1.1 直接序列扩频 | 第26-27页 |
| 3.1.2 跳频扩频 | 第27-29页 |
| 3.2 正交频分复用技术 | 第29-34页 |
| 第四章 高速电力线调制解调器主要芯片选择 | 第34-45页 |
| 4.1 电力线载波芯片组 | 第34-41页 |
| 4.1.1 HomePlug-AV 规范简介 | 第34-35页 |
| 4.1.2 INT6400 简介 | 第35-36页 |
| 4.1.3 INT6400 的引脚说明 | 第36-40页 |
| 4.1.4 INT1400 芯片介绍及管脚说明 | 第40-41页 |
| 4.2 以太网物理层 PHY 芯片 | 第41-43页 |
| 4.3 同步动态随机存储器 SDRAM 芯片 | 第43-45页 |
| 第五章 高速电力载波调制解调器的电路设计 | 第45-56页 |
| 5.1 耦合电路 | 第45-46页 |
| 5.2 开关电源电路 | 第46-49页 |
| 5.3 系统基本电路 | 第49-52页 |
| 5.3.1 晶振电路及电源电路 | 第49-50页 |
| 5.3.2 INT6400 的配置电路 | 第50-52页 |
| 5.3.3 系统复位电路 | 第52页 |
| 5.4 AFE 芯片电路 | 第52-53页 |
| 5.5 以太网物理层电路 | 第53-56页 |
| 第六章 系统 PCB 板设计及测试 | 第56-67页 |
| 6.1 PCB 板的电磁兼容性 | 第56-58页 |
| 6.1.1 差模辐射 | 第57页 |
| 6.1.2 共模辐射 | 第57-58页 |
| 6.2 PCB 的散热性 | 第58-59页 |
| 6.3 系统 PCB 板设计 | 第59-64页 |
| 6.3.1 PCB 层数选择 | 第59页 |
| 6.3.2 PCB 板叠层方式选择 | 第59-60页 |
| 6.3.3 电子元器件布局 | 第60-61页 |
| 6.3.4 FBGA 焊盘设计 | 第61-64页 |
| 6.4 系统测试 | 第64-67页 |
| 第七章 总结与展望 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 附录一：INT6400 的 MAC/PHY 结构框图 | 第70-71页 |
| 附录二：INT6400 引脚图 | 第71-72页 |
| 附录三：DP83848I 内部结构框图 | 第72-73页 |
| 附件四：MT48L8M16TG-A2 结构框图 | 第73-74页 |
| 附录五：系统电气原理图 | 第74-75页 |
| 攻读学位期间取得的研究成果 | 第75-76页 |
| 致谢 | 第76页 |