PCI总线多功能扩展卡IP核的设计与实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-12页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10页 |
| 1.3 论文的主要工作 | 第10-11页 |
| 1.4 论文的组织结构 | 第11-12页 |
| 第二章 相关技术背景 | 第12-27页 |
| 2.1 PCI总线相关协议 | 第12-19页 |
| 2.1.1 PCI总线信号定义 | 第12-14页 |
| 2.1.2 PCI总线配置空间 | 第14-16页 |
| 2.1.3 PCI总线基本操作 | 第16-17页 |
| 2.1.4 PCI总线传输过程 | 第17-19页 |
| 2.2 以太网通信协议 | 第19-25页 |
| 2.2.1 MAC帧格式介绍 | 第19-21页 |
| 2.2.2 MAC帧发送过程 | 第21页 |
| 2.2.3 MAC帧接收过程 | 第21-22页 |
| 2.2.4 流量控制过程 | 第22页 |
| 2.2.5 介质无关接口 | 第22-24页 |
| 2.2.6 MII管理接口 | 第24-25页 |
| 2.3 UART相关协议 | 第25-27页 |
| 2.3.1 UART通信基本概念 | 第25-26页 |
| 2.3.2 RS-232标准接口 | 第26-27页 |
| 第三章 多功能扩展卡的设计 | 第27-41页 |
| 3.1 需求分析 | 第27-28页 |
| 3.2 多功能扩展卡简述 | 第28-29页 |
| 3.2.1 简介 | 第28页 |
| 3.2.2 多功能扩展卡结构框图 | 第28-29页 |
| 3.3 PCI控制器功能模块设计 | 第29-32页 |
| 3.3.1 PCI控制器总体架构 | 第29-30页 |
| 3.3.2 PCI总线控制模块 | 第30-32页 |
| 3.3.3 PCI总线配置空间模块 | 第32页 |
| 3.3.4 PCI总线仲裁控制模块 | 第32页 |
| 3.4 以太网功能模块设计 | 第32-38页 |
| 3.4.1 以太网总体架构 | 第32-33页 |
| 3.4.2 以太网FIFO缓存 | 第33-34页 |
| 3.4.3 以太网接收模块 | 第34-35页 |
| 3.4.4 以太网发送模块 | 第35-37页 |
| 3.4.5 流量控制模块 | 第37页 |
| 3.4.6 时钟管理与PHY接口模块 | 第37-38页 |
| 3.4.7 MII管理模块 | 第38页 |
| 3.5 UART功能模块设计 | 第38-41页 |
| 3.5.1 UART总体架构 | 第38-39页 |
| 3.5.2 数据发送模块 | 第39-40页 |
| 3.5.3 数据接收模块 | 第40页 |
| 3.5.4 波特率产生模块 | 第40-41页 |
| 第四章 多功能扩展卡的实现 | 第41-55页 |
| 4.1 PCI控制器功能模块实现 | 第41-43页 |
| 4.1.1 PCI总线主模式控制 | 第41-42页 |
| 4.1.2 PCI总线从模式控制 | 第42页 |
| 4.1.3 PCI总线配置空间模块 | 第42-43页 |
| 4.2 以太网功能模块实现 | 第43-52页 |
| 4.2.1 以太网工作机制 | 第43-47页 |
| 4.2.2 以太网接口控制单元 | 第47-48页 |
| 4.2.3 以太网接收模块 | 第48-49页 |
| 4.2.4 以太网发送模块 | 第49-51页 |
| 4.2.5 时钟管理 | 第51-52页 |
| 4.3 UART功能模块实现 | 第52-55页 |
| 4.3.1 数据发送模块 | 第52-53页 |
| 4.3.2 数据接收模块 | 第53-55页 |
| 第五章 多功能扩展卡的测试与验证 | 第55-60页 |
| 5.1 测试准备 | 第55页 |
| 5.2 系统功能仿真 | 第55-58页 |
| 5.3 系统稳定性测试 | 第58-60页 |
| 第六章 总结与展望 | 第60-62页 |
| 参考文献 | 第62-65页 |
| 致谢 | 第65-66页 |
| 攻读学位期间所取得的研究成果 | 第66页 |
