| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 研究的背景与意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-12页 |
| 第二章 模数转换器基本概述 | 第12-20页 |
| 2.1 几种常见的DC | 第12-15页 |
| 2.1.1 逐次逼近型ADC | 第12页 |
| 2.1.2 过采样型ADC | 第12-13页 |
| 2.1.3 闪速型ADC | 第13-14页 |
| 2.1.4 流水线型ADC | 第14-15页 |
| 2.2 SAR ADC的性能指标 | 第15-20页 |
| 2.2.1 静态特性参数 | 第15-18页 |
| 2.2.2 动态特性参数 | 第18-20页 |
| 第三章 SAR ADC中的非理想因素分析 | 第20-28页 |
| 3.1 逐次逼近型ADC的工作原理 | 第20-22页 |
| 3.2 逐次逼近型ADC中的噪声 | 第22-23页 |
| 3.2.1 热噪声 | 第22-23页 |
| 3.2.2 闪烁噪声 | 第23页 |
| 3.3 电荷注入和时钟馈通 | 第23-26页 |
| 3.3.1 电荷注入 | 第23-25页 |
| 3.3.2 时钟馈通 | 第25-26页 |
| 3.4 电容失配与比较器失调 | 第26-28页 |
| 3.4.1 电容失配 | 第26页 |
| 3.4.2 比较器失调 | 第26-28页 |
| 第四章 SAR ADC的校准 | 第28-36页 |
| 4.1 数字校准与模拟校准的比较 | 第28页 |
| 4.2 SAR ADC校准方法 | 第28-36页 |
| 4.2.1 数字自校准算法原理 | 第29页 |
| 4.2.2 自带寄生补偿电容校准DAC阵列 | 第29页 |
| 4.2.3 添加额外校准模块的SAR ADC校准方法 | 第29-30页 |
| 4.2.4 数字自校准SAR ADC | 第30-32页 |
| 4.2.5 本论文设计的SAR ADC自校准结构 | 第32-36页 |
| 第五章 数字自校准自校准算法设计 | 第36-40页 |
| 5.1 校准流程 | 第36-38页 |
| 5.1.1 获取误差电压 | 第36-38页 |
| 5.1.2 获取误差码 | 第38页 |
| 5.1.3 获取校准码 | 第38页 |
| 5.2 采样阶段 | 第38-39页 |
| 5.3 校准转换阶段 | 第39-40页 |
| 第六章 SAR ADC主体电路的设计 | 第40-52页 |
| 6.1 主DAC电路设计 | 第40-42页 |
| 6.1.1 传统二进制加权电容 | 第40页 |
| 6.1.2 两段式结构 | 第40-41页 |
| 6.1.3 三段式结构 | 第41-42页 |
| 6.2 校准DAC电路设计 | 第42-43页 |
| 6.2.1 校准原理 | 第42-43页 |
| 6.2.2 校准DAC的设计 | 第43页 |
| 6.3 比较器设计 | 第43-48页 |
| 6.3.1 比较器工作原理 | 第44页 |
| 6.3.2 比较器动态偏置 | 第44-45页 |
| 6.3.3 比较器静态特性和传输延迟 | 第45-47页 |
| 6.3.4 动态差分比较器设计 | 第47-48页 |
| 6.4 逐次逼近数字控制逻辑设计 | 第48-52页 |
| 6.4.1 状态机的设计 | 第48-50页 |
| 6.4.2 数字时序的优化 | 第50-52页 |
| 第七章 整体设计和仿真结果 | 第52-60页 |
| 7.1 功能仿真 | 第52-58页 |
| 7.2 芯片仿真结果分析 | 第58-60页 |
| 总结与展望 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 在学期间的研究成果 | 第63-64页 |
| 致谢 | 第64页 |