| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 高速模数转换器研究背景及意义 | 第8页 |
| 1.2 折叠插值ADC国内外研究现状 | 第8-9页 |
| 1.3 本文主要研究内容与设计指标 | 第9-12页 |
| 第2章 模数转换器基础理论 | 第12-20页 |
| 2.1 模数转换器的原理 | 第12页 |
| 2.2 模数转换器性能参数 | 第12-16页 |
| 2.2.1 静态参数 | 第12-14页 |
| 2.2.2 动态参数 | 第14-16页 |
| 2.3 高速模数转换器的常见结构 | 第16-19页 |
| 2.3.1 全并行结构模数转换器(Flash ADC) | 第16-17页 |
| 2.3.2 两步式模数转换器(Two-Step ADC) | 第17页 |
| 2.3.3 流水线结构模数转化器(Pipeline ADC) | 第17-18页 |
| 2.3.4 折叠插值模数转换器(F&I,Folding and Interpolating ADC) | 第18页 |
| 2.3.5 高速模数转换器性能比较 | 第18-19页 |
| 2.4 小结 | 第19-20页 |
| 第3章 折叠插值ADC电路结构分析 | 第20-34页 |
| 3.1 折叠插值ADC概述 | 第20页 |
| 3.2 折叠技术 | 第20-27页 |
| 3.2.1 折叠电路的功能 | 第20-22页 |
| 3.2.2 折叠电路实现方法 | 第22-23页 |
| 3.2.3 折叠电路非理想效应 | 第23-25页 |
| 3.2.4 折叠电路的优化 | 第25-27页 |
| 3.3 插值技术 | 第27-28页 |
| 3.3.1 电压插值 | 第27页 |
| 3.3.2 电流插值 | 第27-28页 |
| 3.4 折叠插值ADC整体结构设计 | 第28-33页 |
| 3.4.1 折叠插值ADC结构参数分析 | 第28-29页 |
| 3.4.2 折叠插值ADC整体结构 | 第29-30页 |
| 3.4.3 粗细量化通道协同编码 | 第30-33页 |
| 3.5 小结 | 第33-34页 |
| 第4章 折叠插值ADC关键电路的设计与仿真 | 第34-58页 |
| 4.1 采样保持电路 | 第34-39页 |
| 4.1.1 采样保持电路非理想因素分析 | 第34-37页 |
| 4.1.2 采样保持电路设计 | 第37-39页 |
| 4.1.3 采样保持电路仿真结果 | 第39页 |
| 4.2 预放大器与分压电阻串 | 第39-44页 |
| 4.2.1 预放大器带宽要求 | 第40页 |
| 4.2.2 预放大器电路设计 | 第40-41页 |
| 4.2.3 分压电阻串 | 第41-43页 |
| 4.2.4 预放大器仿真结果 | 第43-44页 |
| 4.3 折叠插值电路设计 | 第44-49页 |
| 4.3.1 折叠插值电路误差分析 | 第44-46页 |
| 4.3.2 折叠插值电路设计 | 第46-48页 |
| 4.3.3 折叠插值电路仿真结果 | 第48-49页 |
| 4.4 级间采样保持电路 | 第49-50页 |
| 4.5 比较器电路 | 第50-53页 |
| 4.5.1 比较器电路设计 | 第50-52页 |
| 4.5.2 比较器电路仿真结果 | 第52-53页 |
| 4.6 数字编码电路 | 第53-55页 |
| 4.6.1 火花码消除电路 | 第53-54页 |
| 4.6.2 ROM编码电路 | 第54-55页 |
| 4.7 系统前仿真结果 | 第55-57页 |
| 4.8 小结 | 第57-58页 |
| 第5章 折叠插值ADC的版图设计 | 第58-74页 |
| 5.1 版图设计考虑 | 第58-60页 |
| 5.1.1 匹配性设计 | 第58页 |
| 5.1.2 抗干扰设计 | 第58-59页 |
| 5.1.3 闩锁效应 | 第59页 |
| 5.1.4 天线效应 | 第59-60页 |
| 5.2 关键路径的布局布线 | 第60-62页 |
| 5.3 后仿真结果验证 | 第62-63页 |
| 5.4 芯片测试 | 第63-72页 |
| 5.4.1 芯片介绍 | 第64页 |
| 5.4.2 测试方案 | 第64-67页 |
| 5.4.3 测试结果 | 第67-72页 |
| 5.5 小结 | 第72-74页 |
| 第6章 总结与展望 | 第74-76页 |
| 致谢 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 攻读硕士学位期间发表论文 | 第82页 |
