| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 本论文专用术语的注释表 | 第14-16页 |
| 第一章 绪论 | 第16-26页 |
| 1.1 论文的研究背景 | 第16-22页 |
| 1.1.1 毫米波无线通信技术的发展 | 第16-18页 |
| 1.1.2 基于GPU高性能并行计算的研究现状 | 第18-22页 |
| 1.2 论文的内容安排 | 第22-23页 |
| 1.3 数学符号约定 | 第23-26页 |
| 第二章 IEEE 802.11aj SC-MIMO物理层收发机关键技术 | 第26-38页 |
| 2.1 引言 | 第26-27页 |
| 2.2 发射机模块 | 第27-34页 |
| 2.2.1 扰码器 | 第27-28页 |
| 2.2.2 LDPC编码器 | 第28页 |
| 2.2.3 块补零 | 第28-29页 |
| 2.2.4 流解析 | 第29-30页 |
| 2.2.5 星座映射 | 第30-32页 |
| 2.2.6 空间扩展 | 第32-33页 |
| 2.2.7 脉冲成型 | 第33-34页 |
| 2.3 接收机模块 | 第34-37页 |
| 2.3.1 均衡检测 | 第35-37页 |
| 2.3.2 LDPC译码器 | 第37页 |
| 2.4 本章小结 | 第37-38页 |
| 第三章 MIMO接收机均衡检测算法的并行化优化设计 | 第38-52页 |
| 3.1 引言 | 第38-39页 |
| 3.2 系统模型 | 第39-41页 |
| 3.3 低复杂度复数矩阵求逆算法方案 | 第41-45页 |
| 3.3.1 Givens旋转变换 | 第41-42页 |
| 3.3.2 SDF-SGR算法方案设计 | 第42-45页 |
| 3.3.3 回代算法 | 第45页 |
| 3.3.4 矩阵求逆 | 第45页 |
| 3.4 复杂度分析 | 第45-46页 |
| 3.5 仿真结果 | 第46-50页 |
| 3.6 本章小结 | 第50-52页 |
| 第四章 基于混合多核架构的大维矩阵求逆算法实现 | 第52-66页 |
| 4.1 前言 | 第52-53页 |
| 4.2 混合多核架构模型 | 第53-57页 |
| 4.2.1 CPU线程与GPU线程 | 第53页 |
| 4.2.2 多核与众核 | 第53页 |
| 4.2.3 外部存储器 | 第53-54页 |
| 4.2.4 缓存 | 第54页 |
| 4.2.5 主机与设备 | 第54-56页 |
| 4.2.6 线程结构 | 第56页 |
| 4.2.7 CUDA软件体系 | 第56-57页 |
| 4.2.8 CUDA存储器模型 | 第57页 |
| 4.3 基于混合多核架构的快速并行化矩阵求逆实现方案 | 第57-62页 |
| 4.3.1 CUDA初始化 | 第58-59页 |
| 4.3.2 调用device端的kernel1进行并行计算 | 第59-60页 |
| 4.3.3 在host端计算上三角矩阵U的逆矩阵 | 第60-61页 |
| 4.3.4 调用device端的kernel2进行并行计算 | 第61-62页 |
| 4.4 仿真结果 | 第62-63页 |
| 4.5 本章小结 | 第63-66页 |
| 第五章 基于IEEE 802.11aj的包编码的译码方案设计及GPU实现 | 第66-86页 |
| 5.1 引言 | 第66-67页 |
| 5.2 基于LDPC码的包编码方案 | 第67-70页 |
| 5.2.1 码块分割方法 | 第67-68页 |
| 5.2.2 LDPC编码 | 第68-69页 |
| 5.2.3 数据包编码 | 第69页 |
| 5.2.4 比特选择方法 | 第69-70页 |
| 5.3 LDPC译码方案 | 第70-73页 |
| 5.3.1 置信传播(BP)译码算法基本原理 | 第70-71页 |
| 5.3.2 解比特选择 | 第71-72页 |
| 5.3.3 分层修正最小和译码算法 | 第72-73页 |
| 5.3.4 Min-Sum算法计算错误码块的软比特信息 | 第73页 |
| 5.4 基于GPU的包编码译码方案实现 | 第73-79页 |
| 5.4.1 CUDA初始化 | 第74页 |
| 5.4.2 调用device端kernel1函数进行解比特选择 | 第74-76页 |
| 5.4.3 基于分层修正最小和算法对每个LDPC码字译码的并行化实现 | 第76-78页 |
| 5.4.4 host端基于Min-Sum算法更新错误码块的软比特信息 | 第78-79页 |
| 5.5 仿真结果 | 第79-85页 |
| 5.5.1 译码性能仿真 | 第79-82页 |
| 5.5.2 GPU并行实现性能仿真 | 第82-85页 |
| 5.6 本章小结 | 第85-86页 |
| 第六章 全文总结 | 第86-88页 |
| 附录A LDPC码基础矩阵 | 第88-90页 |
| 参考文献 | 第90-96页 |
| 攻读硕士学位期间的研究成果 | 第96-98页 |
| 致谢 | 第98页 |
