| 摘要 | 第4-6页 |
| ABSTRACT | 第6-8页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 研究背景及意义 | 第15-16页 |
| 1.2 数字接收机及相关技术的发展 | 第16-18页 |
| 1.3 论文的主要内容及组织结构 | 第18-21页 |
| 第二章 多体制数字接收机相关技术原理 | 第21-41页 |
| 2.1 全数字中频调制解调相关原理 | 第21-26页 |
| 2.2 信道编译码与交织 | 第26-28页 |
| 2.2.1 信道译码相关原理 | 第26-28页 |
| 2.2.2 交织 | 第28页 |
| 2.3 数字接收机同步方法原理 | 第28-38页 |
| 2.3.1 载波发生器 | 第28-30页 |
| 2.3.2 载波同步方法 | 第30-33页 |
| 2.3.3 位同步方法 | 第33-36页 |
| 2.3.4 帧同步基本原理 | 第36-38页 |
| 2.4 数字接收机的分接技术 | 第38-39页 |
| 2.5 本章小结 | 第39-41页 |
| 第三章 数字接收机硬件电路设计 | 第41-51页 |
| 3.1 中频模块和基带模块硬件电路整体设计 | 第41-43页 |
| 3.1.1 中频同步解调模块硬件电路整体设计 | 第41-42页 |
| 3.1.2 基带信号处理模块硬件电路整体设计 | 第42-43页 |
| 3.2 FPGA板硬件电路设计 | 第43-49页 |
| 3.2.1 电源电路设计 | 第43-44页 |
| 3.2.2 时钟电路设计 | 第44-45页 |
| 3.2.3 JTAG下载口电路及配置电路设计 | 第45-47页 |
| 3.2.4 A/D和D/A接口电路设计 | 第47-48页 |
| 3.2.5 RS232串行接口电路设计 | 第48-49页 |
| 3.3 本章小结 | 第49-51页 |
| 第四章 全数字接收机的FPGA设计与实现 | 第51-71页 |
| 4.1 多体制数字接收机的整体设计 | 第51-52页 |
| 4.2 任意分频器的设计与实现 | 第52-54页 |
| 4.3 译码及解交织模块的设计与实现 | 第54-57页 |
| 4.3.1 译码模块 | 第54-55页 |
| 4.3.2 解交织模块 | 第55-57页 |
| 4.4 中频同步解调模块的设计与实现 | 第57-63页 |
| 4.4.1 基于DDS的正弦载波发生器的设计与实现 | 第57-60页 |
| 4.4.2 Costas环同步载波提取与解调的FPGA实现 | 第60-62页 |
| 4.4.3 Gardner同步算法的FPGA实现 | 第62页 |
| 4.4.4 连贯式插入法帧同步方法的FPGA实现 | 第62-63页 |
| 4.5 分接模块的设计与实现 | 第63-65页 |
| 4.6 数字下变频模块的设计与实现 | 第65-67页 |
| 4.7 控制器模块接口协议设计 | 第67-70页 |
| 4.8 本章小结 | 第70-71页 |
| 第五章 模块联调、系统仿真与分析 | 第71-77页 |
| 5.1 中频解调部分联调仿真 | 第71-74页 |
| 5.1.1 联调方案设计 | 第71-72页 |
| 5.1.2 联调仿真与分析 | 第72-74页 |
| 5.2 基带部分联调 | 第74-76页 |
| 5.2.1 联调方案 | 第74页 |
| 5.2.2 联调仿真与分析 | 第74-76页 |
| 5.3 本章小结 | 第76-77页 |
| 第六章 总结与展望 | 第77-79页 |
| 6.1 总结 | 第77页 |
| 6.2 展望 | 第77-79页 |
| 参考文献 | 第79-81页 |
| 致谢 | 第81-83页 |
| 研究成果及发表的学术论文 | 第83-85页 |
| 作者和导师简介 | 第85-86页 |
| 附件 | 第86-87页 |