| 摘要 | 第7-8页 |
| ABSTRACT | 第8-9页 |
| 第一章 绪论 | 第15-23页 |
| 1.1 课题研究的背景 | 第15-19页 |
| 1.1.1 数控技术 | 第15页 |
| 1.1.2 现场总线 | 第15-16页 |
| 1.1.3 工业以太网 | 第16-18页 |
| 1.1.4 SOPC技术简介 | 第18-19页 |
| 1.2 国内外研究现状及研究意义 | 第19-21页 |
| 1.3 主要研究内容及其章节安排 | 第21-23页 |
| 第二章 实时工业以太网技术EtherCAT | 第23-39页 |
| 2.1 引言 | 第23页 |
| 2.2 EtherCAT系统概述 | 第23-27页 |
| 2.2.1 EtherCAT运行原理 | 第23-25页 |
| 2.2.2 EtherCAT技术优势 | 第25-27页 |
| 2.3 EtherCAT通信方式 | 第27-30页 |
| 2.3.1 数据帧结构 | 第27-28页 |
| 2.3.2 寻址方式 | 第28-30页 |
| 2.4 通信模式 | 第30-34页 |
| 2.5 分布时钟 | 第34-36页 |
| 2.6 状态机及应用层协议 | 第36-38页 |
| 2.6.1 状态机 | 第36页 |
| 2.6.2 应用层协议 | 第36-38页 |
| 2.7 本章小结 | 第38-39页 |
| 第三章 主站架构及硬件方案设计 | 第39-52页 |
| 3.1 基于FPGA的数控系统EtherCAT主站系统架构 | 第39-40页 |
| 3.2 主站硬件方案设计 | 第40-50页 |
| 3.2.1 FPGA控制核心电路设计 | 第40-46页 |
| 3.2.2 供电电源电路设计 | 第46-47页 |
| 3.2.3 网络模块电路设计 | 第47-49页 |
| 3.2.4 其他模块电路设计 | 第49-50页 |
| 3.3 本章小结 | 第50-52页 |
| 第四章 主站方案的软件实现 | 第52-79页 |
| 4.1 主站软件实现结构 | 第52-53页 |
| 4.2 时钟同步研究 | 第53-57页 |
| 4.2.1 时间戳的获取 | 第53-54页 |
| 4.2.2 频率补偿模型 | 第54-56页 |
| 4.2.3 时钟同步算法 | 第56-57页 |
| 4.3 EtherCAT主站可靠性设计 | 第57-59页 |
| 4.4 VHDL语言程序设计 | 第59-65页 |
| 4.4.1 VHDL硬件语言 | 第59页 |
| 4.4.2 主站时钟频率补偿模块 | 第59-61页 |
| 4.4.3 双口RAM模块 | 第61-63页 |
| 4.4.4 EMIF模块 | 第63-64页 |
| 4.4.5 MII监听模块 | 第64-65页 |
| 4.5 Ethercat主站软件设计 | 第65-78页 |
| 4.5.1 NiosⅡ介绍 | 第65-66页 |
| 4.5.2 NiosⅡ软核的建立 | 第66-71页 |
| 4.5.3 主站协议栈实现 | 第71-78页 |
| 4.6 本章小结 | 第78-79页 |
| 第五章 主站设计整体测试 | 第79-85页 |
| 5.1 测试平台搭建 | 第79页 |
| 5.2 一致性测试 | 第79-81页 |
| 5.3 实时性测试 | 第81页 |
| 5.4 同步性测试 | 第81-82页 |
| 5.5 可靠性测试 | 第82-84页 |
| 5.6 本章小结 | 第84-85页 |
| 第六章 总结与展望 | 第85-87页 |
| 6.1 全文总结 | 第85页 |
| 6.2 研究前景展望 | 第85-87页 |
| 参考文献 | 第87-90页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第90页 |