BD-2/GPS室内定位的跟踪环路技术研究与实现
论文摘要 | 第1-8页 |
ABSTRACT | 第8-10页 |
目录 | 第10-12页 |
第1章 绪论 | 第12-20页 |
·研究背景及意义 | 第12-13页 |
·国内外研究现状与发展趋势 | 第13-17页 |
·室内定位技术研究现状 | 第13-15页 |
·模接收机发展趋势 | 第15-16页 |
·载波跟踪环路改进技术 | 第16页 |
·码延迟锁定环路抗多径技术 | 第16-17页 |
·本文研究内容和创新之处 | 第17-19页 |
·本章小结 | 第19-20页 |
第2章 BD-2/GPS室内定位模型搭建 | 第20-29页 |
·室内定位模型 | 第20-22页 |
·观测方程建立 | 第22-26页 |
·定位模型的载波相位测距推导 | 第22-26页 |
·载波相位测距的优势 | 第26页 |
·室内环境信号特性分析 | 第26-28页 |
·本章小结 | 第28-29页 |
第3章 载波跟踪环性能分析与改进 | 第29-48页 |
·载波跟踪环路结构 | 第29-32页 |
·载波跟踪环路鉴相器 | 第32-35页 |
·鉴相器类型 | 第32-33页 |
·鉴相器函数分析和对比 | 第33-35页 |
·atan2鉴相器功能实现 | 第35-40页 |
·CORDIC算法原理 | 第36-38页 |
·CORDIC算法Matlab仿真验证 | 第38-40页 |
·载波跟踪环测量误差分析 | 第40-44页 |
·载波环路滤波器 | 第40-41页 |
·测量误差分析 | 第41-44页 |
·载波跟踪环Matlab仿真实现 | 第44-46页 |
·本章小结 | 第46-48页 |
第4章 伪码跟踪环技术性能分析 | 第48-59页 |
·伪码跟踪环结构 | 第48-52页 |
·延迟锁定环路结构 | 第48-49页 |
·码鉴相器性能分析 | 第49-52页 |
·伪码发生器构成和实现 | 第52-53页 |
·C/A码发生器 | 第52-53页 |
·B1码发生器 | 第53页 |
·室内多径超短延时性的影响分析 | 第53-57页 |
·本章小结 | 第57-59页 |
第5章 跟踪模块硬件实现及相位测试 | 第59-79页 |
·接收机单通道跟踪模块仿真实现 | 第59-69页 |
·载波NCO | 第61-63页 |
·伪码NCO | 第63-64页 |
·伪码发生器 | 第64-65页 |
·混频器 | 第65页 |
·累加器 | 第65-67页 |
·鉴相器 | 第67-69页 |
·系统仿真实现 | 第69-70页 |
·相位观测值测试与验证 | 第70-78页 |
·本章小结 | 第78-79页 |
第6章 总结与展望 | 第79-81页 |
·总结 | 第79-80页 |
·展望 | 第80-81页 |
参考文献 | 第81-86页 |
攻读学位期间发表的学术论文 | 第86-87页 |
致谢 | 第87页 |