基于FPGA的复杂函数发生器研究
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-18页 |
| ·频率合成技术的发展与应用现状 | 第11-14页 |
| ·频率合成技术的发展 | 第11-13页 |
| ·频率合成技术的应用 | 第13-14页 |
| ·可编程逻辑器件技术 | 第14-17页 |
| ·可编程逻辑器件的发展 | 第14-15页 |
| ·CPLD 与FPGA 简介 | 第15页 |
| ·Verilog HDL 硬件描述语言 | 第15-17页 |
| ·项目研究目标与本文的主要工作 | 第17-18页 |
| ·项目来源与研究目标 | 第17页 |
| ·本文主要工作 | 第17-18页 |
| 第2章 DDS 信号发生器设计的技术基础 | 第18-24页 |
| ·DDS 的基本结构和工作原理 | 第18-21页 |
| ·DDS 的基本原理 | 第18-19页 |
| ·DDS 的基本结构 | 第19-20页 |
| ·DDS 的主要性能 | 第20-21页 |
| ·直接数字频率合成的主要设计方案 | 第21-23页 |
| ·单片集成 DDS 芯片实现频率合成 | 第21-22页 |
| ·用 FPGA 实现频率合成 | 第22-23页 |
| ·本文采用的设计方案 | 第23-24页 |
| 第3章 外围硬件电路设计 | 第24-33页 |
| ·FPGA 器件配置电路设计 | 第24-26页 |
| ·FPGA 配置方式 | 第24-25页 |
| ·配置电路设计 | 第25-26页 |
| ·数模转换模块设计 | 第26-29页 |
| ·滤波模块设计 | 第29-32页 |
| ·常用滤波方法 | 第29-31页 |
| ·滤波电路设计 | 第31-32页 |
| ·功率放大模块设计 | 第32-33页 |
| 第4章 FPGA 逻辑控制设计 | 第33-54页 |
| ·时钟控制模块 | 第33-34页 |
| ·相位累加器 | 第34-43页 |
| ·全加器 | 第35-36页 |
| ·超前进位加法器 | 第36-40页 |
| ·流水线加法器 | 第40-43页 |
| ·寻址逻辑与查表 | 第43-49页 |
| ·正弦查找表基本原理 | 第43-44页 |
| ·相位-幅度变换 | 第44-48页 |
| ·幅度数据的MATLAB 仿真 | 第48-49页 |
| ·常见波形输出控制 | 第49-50页 |
| ·2~n伪随机信号输出控制 | 第50-52页 |
| ·任意波形输出控制 | 第52-53页 |
| ·FPGA 综合与配置 | 第53-54页 |
| 第5章 信号仿真与误差分析 | 第54-65页 |
| ·输出信号仿真 | 第54-58页 |
| ·常规信号输出 | 第54-57页 |
| ·2~n伪随机信号输出 | 第57页 |
| ·任意波形信号输出 | 第57-58页 |
| ·输出误差分析和信号杂散研究 | 第58-65页 |
| ·相位累加器溢出误差 | 第59页 |
| ·相位截断误差 | 第59-61页 |
| ·幅度量化误差 | 第61-63页 |
| ·D/A 转换非线性误差 | 第63-65页 |
| 结论 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 致谢 | 第71-72页 |
| 附录 攻读学位期间所发表的学术论文目录 | 第72页 |
