| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-11页 |
| ·可编程电路的发展及FPGA 设计原则 | 第8-9页 |
| ·国内外发展动态 | 第9页 |
| ·论文研究内容 | 第9-11页 |
| 第二章 FPGA 电路结构 | 第11-16页 |
| ·可编程逻辑阵列块（LAB） | 第11-13页 |
| ·可配置通用输入输出单元（IOE） | 第13-14页 |
| ·可配置嵌入式存储阵列块（EAB） | 第14-15页 |
| ·互连线资源 | 第15页 |
| ·本章小结 | 第15-16页 |
| 第三章 嵌入式存储器功能结构 | 第16-38页 |
| ·嵌入式存储器概述 | 第16-20页 |
| ·2-kb 可配置存储器电路结构 | 第17-18页 |
| ·2-kb 可配置存储器电路设计指标 | 第18-20页 |
| ·嵌入式存储器可配置位宽设计 | 第20-23页 |
| ·嵌入式存储器译码电路设计 | 第23-28页 |
| ·译码原理 | 第23-25页 |
| ·行地址译码控制 | 第25-27页 |
| ·列地址译码控制 | 第27-28页 |
| ·嵌入式存储器存储单元设计 | 第28-30页 |
| ·嵌入式存储器配置过程中存储单元初始化设计 | 第30-34页 |
| ·内建自测试设计 | 第34-35页 |
| ·嵌入式存储器布线通道 | 第35-36页 |
| ·本章小结 | 第36-38页 |
| 第四章 单端存储器配置为FIFO 的设计 | 第38-49页 |
| ·单端存储器实现FIFO 方案 | 第38-41页 |
| ·传统FIFO 的实现方案 | 第38-39页 |
| ·单端RAM 的FIFO 实现方法 | 第39-41页 |
| ·FIFO 功能结构 | 第41-43页 |
| ·写地址、读地址模块 | 第41-42页 |
| ·状态逻辑模块 | 第42-43页 |
| ·Quartus 软件生成FIFO 的IP 核 | 第43-45页 |
| ·FIFO 功能仿真 | 第45-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 局部时序参数仿真及整体功能仿真 | 第49-62页 |
| ·同步电路系统构成 | 第49-50页 |
| ·EAB 时序性能前仿真 | 第50-52页 |
| ·嵌入式存储器在FPGA 系统中的功能仿真 | 第52-56页 |
| ·基于被动串行模式（Passive Serial）仿真平台的建立 | 第52-54页 |
| ·在FPGA 系统中的EAB 功能仿真 | 第54-56页 |
| ·EAB 时序性能后仿真 | 第56-58页 |
| ·测试结果 | 第58-61页 |
| ·本章小结 | 第61-62页 |
| 第六章 结论 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-66页 |
| 攻硕期间取得的研究成果 | 第66-67页 |