Gbps无线传输系统硬件平台中A/D子系统的研究和实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·论文选题 | 第9-12页 |
| ·论文研究背景 | 第9-10页 |
| ·基带处理单元架构 | 第10页 |
| ·设计中面临的问题和挑战 | 第10-11页 |
| ·整体设计方案 | 第11-12页 |
| ·论文的主要工作 | 第12页 |
| ·论文结构安排 | 第12-13页 |
| 第二章 模数转换器原理和架构 | 第13-25页 |
| ·模数转换原理概述 | 第13-14页 |
| ·模数转换器性能指标 | 第14-19页 |
| ·性能指标概述 | 第14-16页 |
| ·影响转换器信噪比性能的因素 | 第16-19页 |
| ·影响转换器无杂散动态范围的因素 | 第19页 |
| ·模数转换器架构 | 第19-23页 |
| ·并行比较模数转换器 | 第20-21页 |
| ·逐次逼近型模数转换器 | 第21页 |
| ·型模数转换器 | 第21-22页 |
| ·流水线型模数转换器 | 第22-23页 |
| ·各架构模数转换器比较 | 第23页 |
| ·本章总结 | 第23-25页 |
| 第三章 A/D子系统芯片选型 | 第25-35页 |
| ·模数转换器选型 | 第25-27页 |
| ·运算放大器选型 | 第27-30页 |
| ·时钟合成器选型 | 第30-31页 |
| ·连接器选型 | 第31-32页 |
| ·芯片配置器件选型 | 第32-33页 |
| ·A/D子系统整体设计方案 | 第33-34页 |
| ·本章总结 | 第34-35页 |
| 第四章 A/D子系统硬件设计 | 第35-52页 |
| ·模数转换器硬件设计 | 第35-41页 |
| ·模拟输入设计 | 第35页 |
| ·低通滤波器设计 | 第35-37页 |
| ·参考输入设计 | 第37-38页 |
| ·采样时钟输入设计 | 第38页 |
| ·电源设计 | 第38-39页 |
| ·数字输出设计 | 第39-40页 |
| ·串行接口设计 | 第40-41页 |
| ·运算放大器硬件设计 | 第41-46页 |
| ·电路连接设计 | 第41-42页 |
| ·运算放大器增益设计 | 第42-44页 |
| ·运算放大器其他外围电路设计 | 第44-46页 |
| ·时钟合成器硬件设计 | 第46-49页 |
| ·外围电路设计 | 第47-48页 |
| ·串行接口设计 | 第48-49页 |
| ·CPLD芯片硬件设计 | 第49-50页 |
| ·地平面设计 | 第50-51页 |
| ·本章总结 | 第51-52页 |
| 第五章 A/D子系统性能仿真分析和测试验证 | 第52-61页 |
| ·信号完整性分析 | 第52-56页 |
| ·信号完整性仿真概述 | 第52页 |
| ·信号完整性概念 | 第52-53页 |
| ·信号完整性仿真方法 | 第53-54页 |
| ·模数转换器数字输出信号完整性仿真分析 | 第54-55页 |
| ·高速时钟信号完整性仿真分析 | 第55-56页 |
| ·A/D子系统实际性能测试验证 | 第56-59页 |
| ·模数转换器数字输出信号性能验证 | 第57-58页 |
| ·A/D子系统信噪比性能测试 | 第58-59页 |
| ·A/D子系统实物 | 第59-60页 |
| ·本章总结 | 第60-61页 |
| 第六章 总结和展望 | 第61-62页 |
| 参考文献 | 第62-63页 |
| 致谢 | 第63-64页 |
| 作者攻读硕士学位期间发表的学术论文目录 | 第64页 |
