摘要 | 第1-5页 |
ABSTRACT | 第5-10页 |
第一章 绪论 | 第10-22页 |
·本论文的研究背景 | 第10-11页 |
·T-MPLS技术特点 | 第11-14页 |
·T-MPLS(MPLS-TP)研究现状 | 第14-16页 |
·T-MPLS(MPLS-TP)标准化过程 | 第14-15页 |
·T-MPLS产品化进程 | 第15-16页 |
·设计工具及流程 | 第16-20页 |
·开发板简介 | 第16-18页 |
·ISE概述 | 第18-19页 |
·FPGA的设计流程 | 第19-20页 |
·本论文的研究内容 | 第20-21页 |
·本章小结 | 第21-22页 |
第二章 T-MPLS硬件实验平台功能简介 | 第22-32页 |
·实验平台简介 | 第22-23页 |
·节点功能介绍 | 第23-31页 |
·管理平面 | 第24-25页 |
·控制平面 | 第25-26页 |
·传送平面 | 第26-31页 |
·T-MPLS信号适配 | 第27-29页 |
·分组交换转发单元 | 第29-30页 |
·千兆传输接口 | 第30-31页 |
·本章小结 | 第31-32页 |
第三章 基于Rocket I/O的传输通道RTL设计 | 第32-55页 |
·收发器模块信号定义及功能 | 第33-39页 |
·数据发送模块 | 第33-35页 |
·数据发送信号 | 第33-34页 |
·发送器状态信号 | 第34页 |
·发送器控制信号 | 第34-35页 |
·发送状态机 | 第35页 |
·数据接收模块 | 第35-38页 |
·数据接收信号 | 第35-36页 |
·接收器控制信号 | 第36页 |
·接收器状态信号 | 第36-37页 |
·接收状态机 | 第37-38页 |
·通道绑定信号 | 第38页 |
·收发器控制信号 | 第38页 |
·时钟信号信号 | 第38-39页 |
·发送缓冲器和接收弹性缓冲器 | 第39-40页 |
·线路编码机制 | 第40-44页 |
·8b/10b编码 | 第40-41页 |
·编码极性(Running Disparity) | 第41页 |
·控制字符 | 第41页 |
·Comma字符检测 | 第41-43页 |
·仿真图形 | 第43-44页 |
·时钟修正 | 第44-45页 |
·时钟修正的原理 | 第44页 |
·时钟修正的实现 | 第44-45页 |
·时钟设计 | 第45-46页 |
·循环冗余码校验(CRC)设计 | 第46-49页 |
·循环冗余码的原理 | 第46-49页 |
·循环冗余码的实现 | 第49页 |
·线路解码器 | 第49-50页 |
·同步逻辑设计 | 第50-51页 |
·链路协议 | 第51-52页 |
·生成RTL视图 | 第52-54页 |
·本章小结 | 第54-55页 |
第四章 T-MPLS传送通道的上层设计 | 第55-68页 |
·T-MPLS传送通道框图 | 第55-56页 |
·T-MPLS传输通道的业务发生模块 | 第56-59页 |
·模块功能 | 第56-57页 |
·进程分析 | 第57-59页 |
·T-MPLS传输通道的业务适配模块 | 第59-62页 |
·模块功能 | 第59-61页 |
·进程分析 | 第61-62页 |
·T-MPLS传输通道的标签转发模块 | 第62-66页 |
·模块功能 | 第62-64页 |
·进程分析 | 第64-66页 |
·T-MPLS传输通道的输入/输出队列模块 | 第66-67页 |
·本章小结 | 第67-68页 |
第五章 千兆传输通道的测试与验证 | 第68-72页 |
·测试环境描述 | 第68-69页 |
·测试步骤及相关统计变量介绍 | 第69页 |
·测试用例及结果分析 | 第69-71页 |
·测试用例1 | 第69-70页 |
·测试用例2 | 第70页 |
·测试用例3 | 第70-71页 |
·本章小结 | 第71-72页 |
第六章 结束语 | 第72-73页 |
论文工作总结 | 第72页 |
问题和展望 | 第72-73页 |
参考文献 | 第73-74页 |
致谢 | 第74-75页 |
攻读学位期间发表的学术论文目录 | 第75页 |