| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-20页 |
| ·研究背景及意义 | 第10-13页 |
| ·国内外研究现状 | 第13-17页 |
| ·本文的主要工作 | 第17-20页 |
| 第2章 Verilog HDL语言及FPGA设计流程 | 第20-30页 |
| ·Verilog HDL语言简介 | 第20-21页 |
| ·FPGA开发 | 第21-30页 |
| ·FPGA器件芯片的选择 | 第21-23页 |
| ·常用的FPGA开发工具 | 第23-24页 |
| ·基于QuantusⅡ的FPGA设计方法及开发流程 | 第24-26页 |
| ·QuantusⅡ调用ModelSim仿真工具进行仿真 | 第26-30页 |
| 第3章 SHA-1算法 | 第30-42页 |
| ·SHA-1算法分析 | 第30-33页 |
| ·SHA-1算法实现及模拟结果 | 第33-42页 |
| 第4章 SHA-2算法 | 第42-58页 |
| ·SHA-256算法 | 第42-47页 |
| ·SHA-256算法分析 | 第42-44页 |
| ·SHA-256算法实现及模拟结果 | 第44-47页 |
| ·SHA-384/512算法 | 第47-58页 |
| ·SHA-384/512算法分析 | 第48-50页 |
| ·SHA-384/512算法实现及模拟结果 | 第50-58页 |
| 第5章 SHA算法可重构研究与实现 | 第58-76页 |
| ·SHA算法可重构结构设计 | 第58-61页 |
| ·SHA可重构算法描述 | 第61-64页 |
| ·SHA算法可重构的实现与模拟 | 第64-76页 |
| 第6章 结论 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 攻读学位期间公开发表论文 | 第82-84页 |
| 致谢 | 第84-85页 |
