| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-15页 |
| ·前向纠错码原理 | 第10-11页 |
| ·LDPC 码发展介绍 | 第11-12页 |
| ·LDPC 码实际运用情况 | 第12-13页 |
| ·课题选题依据及研究工作 | 第13-14页 |
| ·论文组织结构 | 第14-15页 |
| 第二章 LDPC 码方案选择与论证 | 第15-23页 |
| ·规则码与非规则码方案选择 | 第15-17页 |
| ·校验矩阵的构造分析 | 第17-19页 |
| ·Gallager 构造的LDPC 码 | 第17-18页 |
| ·Mackay 构造的LDPC 码 | 第18-19页 |
| ·编码方案选择与论证 | 第19-21页 |
| ·直接编码方法 | 第19-20页 |
| ·LDPC 码的有效编码方法 | 第20-21页 |
| ·LDPC 码方案选择 | 第21-22页 |
| ·小结 | 第22-23页 |
| 第三章 IRA LDPC 编码器的设计与实现 | 第23-34页 |
| ·LDPC 码的选择及结构分析 | 第23-25页 |
| ·IRA LDPC 码的编码算法 | 第25-27页 |
| ·IRA LDPC 码的FPGA 设计与实现 | 第27-33页 |
| ·直接型IRA 码编码 | 第27-28页 |
| ·串行TURBO 码编码技术 | 第28-31页 |
| ·两种编码方法的对比分析 | 第31-33页 |
| ·小结 | 第33-34页 |
| 第四章 LDPC 码译码算法研究与分析 | 第34-49页 |
| ·对LDPC 码的回顾 | 第34-36页 |
| ·基于消息传递算法的LDPC 译码算法研究 | 第36-39页 |
| ·初始化 | 第36-37页 |
| ·校验节点更新 | 第37-38页 |
| ·比特节点更新 | 第38页 |
| ·硬判决 | 第38-39页 |
| ·基于软信息的迭代译码算法 | 第39-46页 |
| ·BP 译码算法 | 第39-41页 |
| ·对数域上的BP 译码算法 | 第41-43页 |
| ·简化的BP 译码算法 | 第43-46页 |
| ·迭代运算中两种不同的信息传递机制 | 第46-48页 |
| ·基于SMP 迭代机制的译码算法 | 第46-47页 |
| ·基于RMP 迭代机制的译码算法 | 第47-48页 |
| ·小结 | 第48-49页 |
| 第五章 IRA LDPC 译码器的FPGA 设计 | 第49-72页 |
| ·LDPC 译码器设计概述 | 第49-50页 |
| ·译码器的FPGA 设计及实现 | 第50-60页 |
| ·全串行译码器的设计 | 第50-54页 |
| ·部分并行结构译码器的设计技术 | 第54-60页 |
| ·部分并行译码器的模块划分与实现方案 | 第60-70页 |
| ·译码器模块划分 | 第60-62页 |
| ·数据输入处理模块 | 第62-64页 |
| ·桶形移位器的设计与实现 | 第64页 |
| ·LDPC 译码器的操作流程图 | 第64-65页 |
| ·流水线方式实现迭代 | 第65-70页 |
| ·小结 | 第70-72页 |
| 第六章 RS-LDPC 视频通信系统中参数设计及硬件验证 | 第72-84页 |
| ·RS-LDPC 编码块参数设计 | 第72-75页 |
| ·存储实现 | 第75-76页 |
| ·IRA LDPC 码的最大迭代次数分析 | 第76-77页 |
| ·LDPC 码仿真性能分析 | 第77-80页 |
| ·LDPC 编译码硬件验证 | 第80-83页 |
| ·编码器验证 | 第81页 |
| ·译码器验证 | 第81-83页 |
| ·译码器资源占用情况 | 第83页 |
| ·总结 | 第83-84页 |
| 第七章 总结 | 第84-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-90页 |
| 攻读硕士研究生期间取得的研究成果 | 第90-91页 |
| 附录 | 第91-94页 |