| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第一章 绪论 | 第9-15页 |
| ·选题背景和意义 | 第9-10页 |
| ·数字水印研究动态和发展概况 | 第10-11页 |
| ·可编程硬件电路现状和趋势 | 第11-12页 |
| ·本文研究内容和结构 | 第12-15页 |
| 第二章 数字图像水印算法 | 第15-25页 |
| ·数字图像水印 | 第15-18页 |
| ·常见的空间域中数字水印算法 | 第15-16页 |
| ·变换域数字图像水印 | 第16-18页 |
| ·BMP位图片水印信息的处理 | 第18-21页 |
| ·DCT频域系数选择及嵌入 | 第19-20页 |
| ·水印信息选择 | 第20-21页 |
| ·JPEG图像水印算.法 | 第21-23页 |
| ·迭代嵌入水印算法 | 第21-22页 |
| ·基于DCT频域关系水印嵌入算法 | 第22-23页 |
| ·本水印嵌入系统JPEG算法 | 第23页 |
| ·本章小结 | 第23-25页 |
| 第三章 数字图像水印系统设计 | 第25-33页 |
| ·数字图像水印处理功能设计 | 第25页 |
| ·数字水印嵌入系统的设计 | 第25-26页 |
| ·SOPC设计概述 | 第26-27页 |
| ·水印嵌入系统硬件 | 第27-28页 |
| ·水印嵌入系统软件 | 第28-29页 |
| ·水印嵌入系统开发平台 | 第29-31页 |
| ·本章小结 | 第31-33页 |
| 第四章 嵌入水印系统硬件设计 | 第33-53页 |
| ·嵌入水印系统硬件架构 | 第33-38页 |
| ·FPGA硬件结构模块 | 第33-34页 |
| ·硬件开发流程 | 第34-36页 |
| ·Avalon总线 | 第36-38页 |
| ·二维DCT及二维IDCT算法硬件实现 | 第38-44页 |
| ·二维DCT及二维IDCT原理 | 第38-39页 |
| ·DCT2及IDCT2硬件模块搭建 | 第39-44页 |
| ·JPEG_Decoder硬件设计及HDL实现 | 第44-48页 |
| ·数据读入模块 | 第44-45页 |
| ·状态控制模块 | 第45-46页 |
| ·熵解码模块的硬件实现 | 第46-47页 |
| ·反量化和反Zig_Zag扫描模块 | 第47-48页 |
| ·SOPC Builder搭建系统 | 第48-49页 |
| ·JPEG_Decoder、DCT、IDCT Avalon总线通信配置 | 第49-50页 |
| ·生成系统 | 第50-51页 |
| ·本章小结 | 第51-53页 |
| 第五章 系统的软件设计 | 第53-65页 |
| ·Niosll介绍 | 第53-54页 |
| ·Niosll系统软件设计 | 第54-64页 |
| ·SD卡的读写 | 第55-58页 |
| ·BMP图片编码 | 第58-61页 |
| ·JPEG图片编码 | 第61-62页 |
| ·水印嵌入部分 | 第62-64页 |
| ·本章小结 | 第64-65页 |
| 第六章 嵌入水印系统的运行调试及实验效果 | 第65-71页 |
| ·系统运行调试 | 第65页 |
| ·实验结果 | 第65-67页 |
| ·水印系统主要参数 | 第67-68页 |
| ·本章小结 | 第68-71页 |
| 第七章 总结与展望 | 第71-73页 |
| ·论文总结 | 第71页 |
| ·工作展望 | 第71-73页 |
| 致谢 | 第73-75页 |
| 参考文献 | 第75-79页 |
| 附录A:攻读硕士学位期间发表的论文 | 第79-81页 |
| 附录B:JPEG文件解码部分源程序 | 第81-87页 |