VLBI标准接口数据输入模块和数据输出模块的设计及FPGA实现
| 第一章 绪论 | 第1-11页 |
| ·课题背景 | 第7-9页 |
| ·国内外研究状况 | 第9页 |
| ·设计目标 | 第9-10页 |
| ·设计内容 | 第10-11页 |
| 第二章 VLBI数据传输系统的发展 | 第11-26页 |
| ·VLBI数据记录／回放系统 | 第11-12页 |
| ·e-VLBI | 第12-13页 |
| ·VSI-H规范 | 第13-19页 |
| ·数据传输系统的结构 | 第13-14页 |
| ·数据输入模块 | 第14-16页 |
| ·数据输出模块 | 第16-18页 |
| ·信号时序关系 | 第18-19页 |
| ·VSI-S规范 | 第19-21页 |
| ·通讯模型和协议 | 第19-20页 |
| ·命令、询问和响应的语法 | 第20-21页 |
| ·命令集合 | 第21页 |
| ·VSI-E规范 | 第21-22页 |
| ·Mark 5B系统 | 第22-26页 |
| ·FPDP总线 | 第23-24页 |
| ·Mark 5B磁盘帧格式 | 第24-26页 |
| 第三章 开发工具简介 | 第26-29页 |
| ·FPGA简介 | 第26页 |
| ·FPGA的选择 | 第26-27页 |
| ·开发软件简介 | 第27-29页 |
| 第四章 测试系统的搭建 | 第29-55页 |
| ·测试系统结构 | 第29-45页 |
| ·超级终端设置 | 第29-30页 |
| ·通用异步收发器 | 第30-35页 |
| ·命令解释模块 | 第35-39页 |
| ·数据源 | 第39-44页 |
| ·嵌入式逻辑分析仪 | 第44-45页 |
| ·命令和参数 | 第45-55页 |
| ·DIM命令和参数 | 第45-50页 |
| ·DOM命令和参数 | 第50-55页 |
| 第五章 数据输入模块的实现 | 第55-72页 |
| ·DIM框图 | 第55-57页 |
| ·子模块描述 | 第57-72页 |
| ·比特流屏蔽字分解引擎 | 第57-58页 |
| ·交叉选择模块 | 第58-59页 |
| ·采样时钟使能信号产生器 | 第59-60页 |
| ·扇出单元 | 第60-61页 |
| ·数据字FIFO | 第61-62页 |
| ·数据观测时间时钟 | 第62-63页 |
| ·帧头产生器 | 第63-64页 |
| ·循环冗余校验 | 第64-68页 |
| ·帧头FIFO | 第68页 |
| ·磁盘帧控制器 | 第68-70页 |
| ·磁盘帧FIFO | 第70-71页 |
| ·输出控制器 | 第71-72页 |
| 第六章 数据输出模块的实现 | 第72-83页 |
| ·DOM框图 | 第72-74页 |
| ·模块描述 | 第74-83页 |
| ·去除帧头模块 | 第74-75页 |
| ·输入缓冲器 | 第75-76页 |
| ·扇入单元 | 第76-77页 |
| ·交叉选择模块 | 第77-78页 |
| ·延迟单元 | 第78页 |
| ·数据缓冲器 | 第78-79页 |
| ·控制器 | 第79-81页 |
| ·重构时钟产生器 | 第81页 |
| ·请求观测时间时钟 | 第81-83页 |
| 第七章 系统验证与测试 | 第83-96页 |
| ·DIM部分 | 第83-89页 |
| ·对比特流屏蔽字分解引擎的验证 | 第84-85页 |
| ·对交叉选择模块的验证 | 第85页 |
| ·对扇出模块的验证 | 第85-86页 |
| ·对DIM整体的验证 | 第86-89页 |
| ·DOM部分 | 第89-94页 |
| ·对去除帧头模块的验证 | 第89-90页 |
| ·对扇入单元的验证 | 第90页 |
| ·对延迟单元的验证 | 第90-91页 |
| ·对DOM整体的验证 | 第91-94页 |
| ·DIM与DOM相连 | 第94-96页 |
| 第八章 总结 | 第96-97页 |
| 参考文献 | 第97-99页 |
| 个人简历 | 第99-100页 |
| 附录 | 第100页 |
