| 引言 | 第1-11页 |
| 1 课题的目的和意义 | 第7-9页 |
| 2 国内外研究进展 | 第9-10页 |
| 3 课题主要内容与关键技术 | 第10-11页 |
| 第一章 RS译码器基本原理及FPGA 设计介绍 | 第11-20页 |
| 1 RS 译码所需的相关数学知识 | 第11页 |
| 2 RS 译码器基本原理 | 第11-14页 |
| 3 可编程ASIC 器件概述 | 第14-15页 |
| 4 XILINX 公司FPGA 介绍与选择 | 第15-17页 |
| 5 FPGA 设计方法介绍与选择 | 第17-18页 |
| 6 EDA 开发软件的介绍与选择 | 第18-20页 |
| 第二章 RS(255,223)译码器的硬件实现及其优化 | 第20-28页 |
| 1 RS(255,223)译码器的各项参数 | 第20页 |
| 2 RS(255,223)译码器的FPGA 实现及其优化 | 第20-28页 |
| 第三章 RS(255,223)硬件译码器测试系统 | 第28-44页 |
| 1 RS(255,223)硬件译码器测试系统的要求 | 第28页 |
| 2 RS(255,223)硬件译码器的测试方案 | 第28-29页 |
| 3 RS(255,223)硬件译码器测试系统的设计 | 第29-39页 |
| ·译码器硬件测试卡的设计 | 第30-36页 |
| ·设计思想 | 第30-33页 |
| ·元器件的选取 | 第33页 |
| ·PCB 板的制作与调试 | 第33-36页 |
| ·PCI 数据传输卡 | 第36-39页 |
| ·PCI 数据传输卡硬件说明 | 第36-37页 |
| ·PCI 数据传输卡软件说明 | 第37-39页 |
| 4 RS 硬件译码器测试系统可靠性的测试 | 第39-44页 |
| ·FPGA 与PCI 数据接收卡数据传输的测试 | 第39-43页 |
| ·简单数据验证 | 第39页 |
| ·随机数据验证 | 第39-43页 |
| ·伪随机码产生原理 | 第39-41页 |
| ·41 级m 序列随机数据的实现 | 第41-43页 |
| ·FPGA 与PCI 数据发送卡数据传输的测试 | 第43页 |
| ·总的测试系统数据传输的测试 | 第43-44页 |
| 第四章 译码器性能测试 | 第44-57页 |
| 1 RS(255,223)译码器的理论性能 | 第44-45页 |
| 2 RS(255,223)硬件译码器的性能测试指标和要求 | 第45页 |
| 3 不同测试指标对应的测试方法及测试结果 | 第45-54页 |
| ·译码器码速率和译码延时的测试 | 第46-49页 |
| ·测试用例说明 | 第46-49页 |
| ·测试用例测试 | 第49页 |
| ·译码器错误输出标志显示的测试 | 第49-50页 |
| ·译码器纠错能力全面性的测试 | 第50-54页 |
| ·符号错误个数固定的少量随机码块的测试 | 第51-52页 |
| ·按BPSK 系统不同误码率给随机编码码块加噪后的测试 | 第52-54页 |
| 4 理论RS(255,223)译码器译码性能与实际测试性能的比较 | 第54-57页 |
| 第五章 总结与展望 | 第57-58页 |
| 参考文献 | 第58-60页 |
| 致谢 | 第60-61页 |
| 附录1 RS 硬件译码器测试卡原理图 | 第61-68页 |
| 附录2 RS(255,223)硬件译码器仿真波形图 | 第68-69页 |
| 附录3 测试用的部分程序代码 | 第69-76页 |
