图目录 | 第1-8页 |
表目录 | 第8-9页 |
摘要 | 第9-10页 |
ABSTRACT | 第10-11页 |
第一章 绪论 | 第11-21页 |
§1.1 DSP芯片概述 | 第11-13页 |
§1.1.1 DSP芯片的特点 | 第11-12页 |
§1.1.2 DSP芯片的发展趋势 | 第12-13页 |
§1.2 DSP的片内存储体系结构 | 第13-18页 |
§1.2.1 DSP片内存储器的结构与层次 | 第13-15页 |
§1.2.2 DSP片内Cache的使用与组织 | 第15-17页 |
§1.2.3 高性能DSP片内存储系统的发展趋势 | 第17-18页 |
§1.3 相关研究 | 第18-19页 |
§1.4 课题的来源、目标及研究意义 | 第19-20页 |
§1.5 本文所作的研究工作 | 第20页 |
§1.6 论文的组织结构 | 第20-21页 |
第二章 YHFT-Dx的存储结构及性能优化途径 | 第21-33页 |
§2.1 YHFT-Dx总体结构 | 第21-22页 |
§2.2 YHFT-Dx的片内存储子系统 | 第22-25页 |
§2.2.1 存储访问的数据通路 | 第22-23页 |
§2.2.2 片内两级Cache结构 | 第23-25页 |
§2.3 YHFT-Dx片内存储系统的性能优化途径分析 | 第25-32页 |
§2.3.1 提高数据传输效率的一般方法 | 第25页 |
§2.3.2 提高Cache性能的一般方法 | 第25-28页 |
§2.3.3 提高YHFT-Dx数据传输效率和Cache性能的技术途径 | 第28-32页 |
§2.4 小结 | 第32-33页 |
第三章 增大片内存储器容量的设计 | 第33-40页 |
§3.1 64kB的L2 Cache/RAM结构 | 第33-35页 |
§3.2 192kB RAM+64kB Cache/RAM结构 | 第35-37页 |
§3.3 增大存储器容量带来的问题 | 第37页 |
§3.4 存储器内建自测试 | 第37-39页 |
§3.5 小结 | 第39-40页 |
第四章 YHFT-Dx片内存储系统的优化设计 | 第40-56页 |
§4.1 L2—EMIF直接存取通路的设计与优化 | 第40-45页 |
§4.1.1 L2—EMIF直接存取通路 | 第40-43页 |
§4.1.2 L2—EMIF直接存取通路的优化 | 第43-45页 |
§4.2 使用写回缓冲 | 第45-46页 |
§4.2.1 L1D与L2间失效写缓冲的设计 | 第45页 |
§4.2.2 L2与EMIF间写回缓冲的设计 | 第45-46页 |
§4.3 优先供给请求字 | 第46-48页 |
§4.3.1 L2与L1D间优先供给请求字 | 第46-47页 |
§4.3.2 EMIF与L2间优先供给请求字 | 第47-48页 |
§4.4 EDMA读写操作的流水化 | 第48-55页 |
§4.4.1 YHFT-Dx EDMA简介 | 第48-49页 |
§4.4.2 L2与EDMA的接口 | 第49-51页 |
§4.4.3 EDMA读写操作的流水化设计 | 第51-55页 |
§4.5 小结 | 第55-56页 |
第五章 模拟验证 | 第56-64页 |
§5.1 验证方法与策略 | 第56-57页 |
§5.2 增大L2 RAM容量的模拟验证 | 第57-58页 |
§5.3 L2—EMIF直接存取通路的模拟验证 | 第58-60页 |
§5.4 写回缓冲的模拟验证 | 第60-61页 |
§5.5 请求字优先的模拟验证 | 第61页 |
§5.6 EDMA读写操作流水化的模拟验证 | 第61-63页 |
§5.7 小结 | 第63-64页 |
第六章 性能评测和实验结果 | 第64-72页 |
§6.1 性能评测的方法 | 第64页 |
§6.2 增大L2 RAM容量的性能分析和实验统计结果 | 第64-65页 |
§6.3 L2—EMIF直接存取通路的性能分析和实验统计结果 | 第65-67页 |
§6.4 写回缓冲的性能分析和实验统计结果 | 第67-68页 |
§6.5 请求字优先的性能分析和实验统计结果 | 第68页 |
§6.6 EDMA读写操作流水化的性能分析和实验统计结果 | 第68-69页 |
§6.7 YHFT-Dx存储系统整体优化的性能分析和实验统计结果 | 第69-71页 |
§6.8 小结 | 第71-72页 |
第七章 结束语 | 第72-74页 |
§7.1 工作总结 | 第72-73页 |
§7.2 工作展望 | 第73-74页 |
致谢 | 第74-75页 |
硕士研究生期间发表的论文 | 第75-76页 |
参考文献 | 第76-77页 |