| 第一章 综述 | 第1-13页 |
| 1．1 SoC与嵌入式系统 | 第7页 |
| 1．2 嵌入式系统的调试方法 | 第7-9页 |
| 1．3 调试所面临的困难 | 第9-10页 |
| 1．4 PSTN短消息终端SoC的结构 | 第10-11页 |
| 1．5 论文的主要工作和结构 | 第11-13页 |
| 第二章 JTAG和EJTAG | 第13-22页 |
| 2．1 关于JTAG | 第13-18页 |
| 2．1．1 Boundary Scan | 第13-14页 |
| 2．1．2 TAP | 第14-18页 |
| 2．2 一种CPU支持调试模式的ICD——EJTAG | 第18-22页 |
| 第三章 片上实时调试系统设计 | 第22-40页 |
| 3．1 SoC结构以及CPU时序对片上实时调试系统设计的影响 | 第22-23页 |
| 3．2 片上实时调试系统的设计实现 | 第23-38页 |
| 3．2．1 原理和总体结构 | 第23-24页 |
| 3．2．2 CPU Monitor模块 | 第24-30页 |
| 3．2．3 Debug Control模块 | 第30-32页 |
| 3．2．4 Debug Access Port模块 | 第32-35页 |
| 3．2．5 时钟管理和复位管理 | 第35页 |
| 3．2．6 访问MEN／SFR的多路选择器 | 第35-36页 |
| 3．2．7 JTAG时序的产生 | 第36-38页 |
| 3．3 调试实例分析 | 第38-39页 |
| 3．4 片上实时调试系统的局限性 | 第39-40页 |
| 第四章 利用片上UART进行调试的软件方法 | 第40-54页 |
| 4．1 工作原理 | 第40-41页 |
| 4．2 工作流程 | 第41-46页 |
| 4．2．1 工作流程1 | 第42页 |
| 4．2．2 工作流程2 | 第42-45页 |
| 4．2．3 工作流程3 | 第45页 |
| 4．2．4 工作流程4 | 第45-46页 |
| 4．2．5 工作流程5 | 第46页 |
| 4．3 调试监控程序的通信函数 | 第46-47页 |
| 4．4 调试子命令 | 第47-50页 |
| 4．5 调试功能的实现 | 第50-52页 |
| 4．6 利用片上UART进行调试的局限性 | 第52-54页 |
| 第五章 PSTN短消息终端SoC系统软件设计的关键技术研究 | 第54-63页 |
| 5．1 片上外设的地址映射 | 第54-56页 |
| 5．2 存储空间的划分及其映射的硬件实现 | 第56-57页 |
| 5．3 解决基于FLASH的Von Neumann存储结构中写操作的瓶颈问题 | 第57-59页 |
| 5．4 通信核心状态机设计 | 第59-60页 |
| 5．5 超时时钟的应用 | 第60-61页 |
| 5．6 演示系统软件 | 第61-63页 |
| 第六章 硬件验证平台 | 第63-64页 |
| 参考文献 | 第64-68页 |
| 致谢 | 第68-69页 |
| 攻读学位期间主要的研究成果 | 第69页 |
