L波段数字扫频源的研制
| 1 绪论 | 第1-11页 |
| ·频率合成的概念及其主要技术指标 | 第7页 |
| ·频率合成技术的发展 | 第7-10页 |
| ·论文的主要工作 | 第10-11页 |
| 2 直接数字频率合成技术 | 第11-18页 |
| ·DDS的基本原理 | 第11-12页 |
| ·DDS的结构 | 第12-14页 |
| ·相位累加器 | 第12-13页 |
| ·正弦查询表 | 第13页 |
| ·数模转换器 | 第13-14页 |
| ·DDS的频谱分析 | 第14-16页 |
| ·DDS理想状态下的频谱特性 | 第14-15页 |
| ·DDS非理想状态下的频谱特性 | 第15-16页 |
| ·DDS的性能 | 第16-17页 |
| ·本章小结 | 第17-18页 |
| 3 锁相环合成技术 | 第18-38页 |
| ·锁相环的结构 | 第18-21页 |
| ·鉴相器(PD) | 第18页 |
| ·低通滤波器(LPF) | 第18-20页 |
| ·压控振荡器(VCO) | 第20页 |
| ·分频器 | 第20-21页 |
| ·锁相环的特性分析 | 第21-30页 |
| ·锁相环路的相位模型 | 第21-23页 |
| ·锁相环路的跟踪和捕获性能分析 | 第23-24页 |
| ·锁相环路的噪声性能分析 | 第24-28页 |
| ·传递函数的推导 | 第24-26页 |
| ·带内相位噪声公式 | 第26-27页 |
| ·其他相位噪声 | 第27-28页 |
| ·锁相环路的杂散性能分析 | 第28-30页 |
| ·参考杂散 | 第28-30页 |
| ·泄漏杂散 | 第28-29页 |
| ·脉冲杂散 | 第29页 |
| ·总参考杂散的计算 | 第29-30页 |
| ·非参考杂散性能分析 | 第30页 |
| ·环路滤波器的设计 | 第30-37页 |
| ·环路滤波器的设计的基本原理 | 第30-31页 |
| ·环路带宽和相位余量 | 第30-31页 |
| ·滤波器的结构 | 第31页 |
| ·三阶无源环路滤波器的设计 | 第31-35页 |
| ·滤波器的传递函数 | 第32-33页 |
| ·滤波器得时间常数 | 第33-34页 |
| ·求出滤波器的具体元件值 | 第34-35页 |
| ·三阶有源环路滤波器的设计 | 第35-37页 |
| ·本章小结 | 第37-38页 |
| 4 DDS+PLL混合频率合成技术 | 第38-48页 |
| ·DDS+PLL常用方案 | 第38-41页 |
| ·DDS作为参考源驱动PLL | 第38-39页 |
| ·DDS作为分频器直接内插在PLL中 | 第39-40页 |
| ·DDS作为内插在PLL中的混频器本振 | 第40-41页 |
| ·DDS+PLL的性能分析 | 第41-47页 |
| ·DDS+PLL杂散分析 | 第41-45页 |
| ·DDS的杂散分析 | 第41-44页 |
| ·PLL的杂散分析 | 第44页 |
| ·DDS+PLL杂散的综合分析 | 第44-45页 |
| ·DDS+PLL相位噪声分析 | 第45-46页 |
| ·DDS+PLL的频率转换速度分析 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 5 系统的设计和测试 | 第48-57页 |
| ·方案的选择和设计 | 第48-52页 |
| ·方案的选择 | 第48-49页 |
| ·具体的设计 | 第49-50页 |
| ·扫频速度的分析 | 第50-52页 |
| ·1～2GHz的扫频源的系统实现 | 第52-54页 |
| ·DDS芯片AD9854 | 第52-53页 |
| ·锁相芯片ADF4113 | 第53-54页 |
| ·控制部分 | 第54页 |
| ·实物和测试结果 | 第54-56页 |
| ·本章小结 | 第56-57页 |
| 结束语 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 附录 | 第62-63页 |
