| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-16页 |
| ·课题研究的背景和意义 | 第9-10页 |
| ·国内外频率合成技术的研究现状及分析 | 第10-13页 |
| ·频率合成技术概况及实现方法 | 第10-11页 |
| ·DDFS 技术概述 | 第11-13页 |
| ·国内外软核处理器的研究现状及分析 | 第13-15页 |
| ·SOPC 技术 | 第13-14页 |
| ·NiosⅡ软核处理器概述 | 第14-15页 |
| ·论文研究主要内容及结构 | 第15-16页 |
| 第2章 基于FPGA 的NiosⅡ软核处理器的设计 | 第16-32页 |
| ·硬件描述语言 | 第16-17页 |
| ·FPGA 集成开发环境 | 第17-19页 |
| ·QuartusⅡ的设计特点 | 第17-18页 |
| ·QuartusⅡ的设计流程 | 第18-19页 |
| ·FPGA 设计技术 | 第19-21页 |
| ·可编程逻辑器件概述 | 第19-20页 |
| ·FPGA 技术的发展动向 | 第20-21页 |
| ·NiosⅡ处理器系统 | 第21-22页 |
| ·NiosⅡ系统的设计流程 | 第22-23页 |
| ·NiosⅡ硬件系统的具体实现 | 第23-28页 |
| ·NiosⅡ处理器系统的软件设计 | 第28-31页 |
| ·本章小结 | 第31-32页 |
| 第3章 基于FPGA 的DDFS 组件及其优化设计 | 第32-57页 |
| ·DDFS 工作原理 | 第32-35页 |
| ·DDFS 的结构 | 第35-36页 |
| ·DDFS 的频谱分析 | 第36-38页 |
| ·DDFS 的杂散来源及分析 | 第38页 |
| ·基于三角近似的ROM 压缩方法 | 第38-44页 |
| ·乘法器的优化-定宽截断式乘法器 | 第44-45页 |
| ·基于流水线结构的相位累加器 | 第45-46页 |
| ·优化后的DDFS 组件的FPGA 实现 | 第46-54页 |
| ·优化性能比较 | 第54-56页 |
| ·本章小结 | 第56-57页 |
| 第4章 系统方案、验证及实验结果 | 第57-65页 |
| ·设计方案比较 | 第57-59页 |
| ·本论文采用的整体设计方案 | 第59页 |
| ·基于FPGA 的DDFS 的SOPC 片上系统设计 | 第59-61页 |
| ·系统调试与验证 | 第61-62页 |
| ·系统实验结果 | 第62-64页 |
| ·本章小结 | 第64-65页 |
| 结论 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 致谢 | 第71页 |
