面向RSA的密码芯片硬件体系结构的研究
| 中文摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-12页 |
| ·课题研究背景及意义 | 第7-9页 |
| ·国内外研究现状 | 第9-11页 |
| ·本文研究工作及内容安排 | 第11-12页 |
| 第二章 RSA 密码算法分析 | 第12-17页 |
| ·RSA 公开密钥算法 | 第12-13页 |
| ·RSA 密钥对生成 | 第12页 |
| ·RSA 加密流程 | 第12-13页 |
| ·RSA 解密流程 | 第13页 |
| ·RSA 安全参数选取 | 第13页 |
| ·RSA 加解密流程基本运算 | 第13-16页 |
| ·模幂运算 | 第13-15页 |
| ·模乘运算 | 第15-16页 |
| ·蒙哥马利模乘算法 | 第16页 |
| ·本章小结 | 第16-17页 |
| 第三章 基于余数系统的RSA 加解密算法 | 第17-30页 |
| ·余数系统 | 第17-18页 |
| ·RNS 蒙哥马利模乘算法 | 第18-20页 |
| ·基于RNS 的二进制位扫描模幂算法 | 第20-21页 |
| ·RNS 蒙哥马利模乘算法并行度分析 | 第21-23页 |
| ·RNS 基选取 | 第23-28页 |
| ·基的形式 | 第23-24页 |
| ·特殊基下的模加和模乘算法 | 第24-26页 |
| ·特殊基下的二进制到RNS 表示的转换 | 第26-27页 |
| ·特殊基下的RNS 表示到二进制的转换 | 第27-28页 |
| ·本章小结 | 第28-30页 |
| 第四章 RSA 加解密协处理器设计 | 第30-47页 |
| ·传输触发架构(TTA) | 第30-32页 |
| ·RSA 密码协处理器架构设计 | 第32-34页 |
| ·密码协处理器总体架构 | 第32-34页 |
| ·功能单元触发方式 | 第34页 |
| ·可重构模乘累加阵列 | 第34-40页 |
| ·可重构数据通路 | 第35-38页 |
| ·模乘累加功能单元 | 第38-40页 |
| ·其它功能单元设计 | 第40-44页 |
| ·模算术逻辑功能单元 | 第40-41页 |
| ·分支跳转功能单元 | 第41-42页 |
| ·数据存取功能单元 | 第42-43页 |
| ·查表功能单元 | 第43-44页 |
| ·指令格式及指令级并行性分析 | 第44-46页 |
| ·指令格式 | 第44页 |
| ·指令级并行性分析 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第五章 实验结果与分析 | 第47-55页 |
| ·性能分析 | 第47-52页 |
| ·可扩展性分析 | 第52-53页 |
| ·本章小结 | 第53-55页 |
| 第六章 总结与展望 | 第55-57页 |
| 参考文献 | 第57-60页 |
| 发表论文和科研情况说明 | 第60-61页 |
| 致谢 | 第61页 |
