万兆协议转换系统关键技术研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题研究背景 | 第8页 |
| 1.2 万兆以太网研究现状与发展趋势 | 第8-9页 |
| 1.3 协议转换器的定义 | 第9页 |
| 1.4 协议转换器的发展趋势 | 第9-10页 |
| 1.5 本文主要研究内容 | 第10页 |
| 1.7 研究意义 | 第10-12页 |
| 第2章 万兆协议转换相关技术 | 第12-18页 |
| 2.1 高速串行传输技术 | 第12-14页 |
| 2.1.1 FPGA高速传输技术 | 第12-13页 |
| 2.1.2 GTX技术 | 第13-14页 |
| 2.2 以太网技术 | 第14-16页 |
| 2.2.1 千兆以太网 | 第15页 |
| 2.2.2 万兆以太网 | 第15-16页 |
| 2.3 Aurora总线 | 第16-17页 |
| 2.4 本章小结 | 第17-18页 |
| 第3章 硬件设计平台 | 第18-30页 |
| 3.1 系统总体硬件设计方案 | 第18-19页 |
| 3.2 FPGA芯片选型 | 第19-20页 |
| 3.3 千兆以太网模块电路设计 | 第20-22页 |
| 3.3.1 千兆以太网PHY芯片介绍 | 第20-21页 |
| 3.3.2 以太网PHY芯片的电路连接 | 第21-22页 |
| 3.4 万兆以太网模块电路设计 | 第22-23页 |
| 3.4.1 SFP+光模块 | 第22-23页 |
| 3.4.2 万兆以太网接口电路设计 | 第23页 |
| 3.5 部分单元电路 | 第23-27页 |
| 3.5.1 同步时钟电路设计 | 第23-25页 |
| 3.5.2 配置电路单元 | 第25-27页 |
| 3.6 本章小结 | 第27-30页 |
| 第4章 万兆协议转换系统的FPGA设计与实现 | 第30-50页 |
| 4.1 需求分析 | 第30页 |
| 4.2 开发环境及开发语言简介 | 第30-31页 |
| 4.2.1 开发环境简介 | 第30-31页 |
| 4.2.2 开发语言简介 | 第31页 |
| 4.3 软件总体方案概述 | 第31-33页 |
| 4.3.1 概要设计 | 第31-32页 |
| 4.3.2 接口设计 | 第32-33页 |
| 4.4 核心处理流程 | 第33-34页 |
| 4.4.1 协议转换处理流程 | 第33-34页 |
| 4.4.2 复接分接处理流程 | 第34页 |
| 4.4.3 ARP帧处理流程 | 第34页 |
| 4.5 功能模块详细设计 | 第34-47页 |
| 4.5.1 协议转换系统上行部分 | 第35-42页 |
| 4.5.2 协议转换系统下行部分 | 第42-47页 |
| 4.6 配置模块 | 第47-48页 |
| 4.7 本章小结 | 第48-50页 |
| 第5章 实验测试与结果 | 第50-60页 |
| 5.1 系统测试准备 | 第50-54页 |
| 5.1.1 硬件开发平台准备 | 第50-51页 |
| 5.1.2 硬件测试平台准备 | 第51页 |
| 5.1.3 软件测试平台准备 | 第51-54页 |
| 5.2 系统测试与结果分析 | 第54-59页 |
| 5.2.1 千兆以太网通信速率以及丢包率测试 | 第54-55页 |
| 5.2.2 万兆以太网通信速率以及丢包率测试 | 第55-57页 |
| 5.2.3 综合测试 | 第57-59页 |
| 5.3 系统稳定测试 | 第59页 |
| 5.4 本章小结 | 第59-60页 |
| 结论 | 第60-62页 |
| 参考文献 | 第62-66页 |
| 攻读硕士学位期间所发表的论文 | 第66-68页 |
| 致谢 | 第68页 |
