基于FFT快捕算法的GPS接收机相关器设计
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1 绪论 | 第8-10页 |
| ·课题的科学意义及应用前景 | 第8-9页 |
| ·相关器发展现状 | 第8页 |
| ·相关器的设计难点 | 第8-9页 |
| ·论文的主要工作及框架结构 | 第9-10页 |
| 2 相关器的工作原理 | 第10-16页 |
| ·GPS信号特点 | 第10-12页 |
| ·GPS信号结构 | 第10-11页 |
| ·导航电文 | 第11页 |
| ·载波 | 第11-12页 |
| ·C/A码 | 第12页 |
| ·GPS信号的解调 | 第12页 |
| ·GPS信号解扩 | 第12-15页 |
| ·C/A码的特性 | 第13-14页 |
| ·C/A码的捕获 | 第14-15页 |
| ·本章小结 | 第15-16页 |
| 3 快捕算法的研究及设计 | 第16-24页 |
| ·多普勒频率分析 | 第16-17页 |
| ·常见的几种快捕算法 | 第17-20页 |
| ·改进的基于FFT快捕算法的研究 | 第20-23页 |
| ·改进的快捕算法的要点 | 第21页 |
| ·改进的快捕算法的原理 | 第21-23页 |
| ·本章小结 | 第23-24页 |
| 4 相关器方案设计 | 第24-35页 |
| ·相关器结构设计 | 第24-27页 |
| ·相关器整体结构设计 | 第24-25页 |
| ·相关器通道设计 | 第25-26页 |
| ·FFT运算控制模块设计 | 第26-27页 |
| ·信号解调方案设计 | 第27-29页 |
| ·本地载波生成 | 第27-29页 |
| ·载波混频器设计 | 第29页 |
| ·信号解扩方案设计 | 第29-32页 |
| ·C/A码的产生 | 第29-31页 |
| ·码混频器的设计 | 第31页 |
| ·积分清零器的设计 | 第31-32页 |
| ·快捕方案设计 | 第32-34页 |
| ·FFT计算长度设计 | 第32-33页 |
| ·基于增加通道的相关器设计 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 5 多通道相关器的FPGA实现 | 第35-66页 |
| ·硬件平台及软件平台 | 第35-38页 |
| ·硬件平台介绍 | 第35-36页 |
| ·软件平台介绍 | 第36-38页 |
| ·时钟发生器 | 第38-40页 |
| ·复位信号发生器 | 第40页 |
| ·单通道模块实现及仿真 | 第40-53页 |
| ·载波发生器及载波混频器实现及仿真 | 第40-44页 |
| ·码发生器及码混频器实现及仿真 | 第44-49页 |
| ·缓存器及积分清零器实现及仿真 | 第49-53页 |
| ·FFT控制模块设计及仿真 | 第53-60页 |
| ·FFT运算控制模块 | 第53-56页 |
| ·FFT运算及仿真 | 第56-57页 |
| ·FFT运算结果分析及处理 | 第57-60页 |
| ·译码器的实现 | 第60-62页 |
| ·全局译码器的实现 | 第60-61页 |
| ·通道内部译码器实现 | 第61-62页 |
| ·相关器整体实现及仿真 | 第62-65页 |
| ·相关器端口规划 | 第62-63页 |
| ·相关器整体仿真 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 6 相关器的在线调试 | 第66-74页 |
| ·CHIPSCOP PRO简介 | 第66页 |
| ·位置与时序约束 | 第66-67页 |
| ·管脚位置约束 | 第66-67页 |
| ·时钟约束 | 第67页 |
| ·芯片配置 | 第67-71页 |
| ·JTAG下载模式 | 第67-69页 |
| ·主SPI配置模式 | 第69-71页 |
| ·在线调试结果 | 第71-73页 |
| ·本地伪码复现 | 第71页 |
| ·积分清理器调试 | 第71-72页 |
| ·FFT调试 | 第72-73页 |
| ·调试中的问题处理方法 | 第73页 |
| ·关键路径的处理 | 第73页 |
| ·竞争冒险的处理 | 第73页 |
| ·本章小结 | 第73-74页 |
| 7 结论与展望 | 第74-75页 |
| ·结论 | 第74页 |
| ·展望 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-80页 |
| 附录A 相关器整体构成框图 | 第80-81页 |
| 附录B FFT运算模块实现框图 | 第81-82页 |
| 附录C 相关器单通道实现框图 | 第82页 |
