时序驱动布局设计与实现
| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-18页 |
| 1.1 研究背景 | 第11-13页 |
| 1.2 研究现状 | 第13-16页 |
| 1.2.1 国外的研究现状 | 第13-15页 |
| 1.2.2 国内的研究现状 | 第15-16页 |
| 1.3 研究目标与研究内容 | 第16-17页 |
| 1.3.1 研究目标 | 第16页 |
| 1.3.2 研究内容 | 第16-17页 |
| 1.4 论文组织结构 | 第17-18页 |
| 第二章 VLSI物理设计和布局问题描述 | 第18-30页 |
| 2.1 三维芯片简介 | 第18-21页 |
| 2.1.1 三维集成电路技术概述 | 第18-20页 |
| 2.1.2 三维芯片TSV互连技术 | 第20-21页 |
| 2.2 VLSI设计流程 | 第21-25页 |
| 2.2.1 VLSI设计 | 第21-22页 |
| 2.2.2 物理设计 | 第22-24页 |
| 2.2.3 布局设计 | 第24-25页 |
| 2.3 布局问题描述 | 第25-27页 |
| 2.3.1 数学描述 | 第25-26页 |
| 2.3.2 位移限制 | 第26-27页 |
| 2.4 传统布局目标 | 第27-29页 |
| 2.4.1 总线长 | 第27-28页 |
| 2.4.2 可布线性 | 第28-29页 |
| 2.5 本章小结 | 第29-30页 |
| 第三章 2D时序驱动布局设计 | 第30-56页 |
| 3.1 Timer路径时序分析 | 第31-40页 |
| 3.1.1 基本延时模型 | 第31-34页 |
| 3.1.2 2D时序建模 | 第34-40页 |
| 3.2 2D时序驱动布局优化算法 | 第40-52页 |
| 3.2.1 粗粒度布局优化 | 第40-42页 |
| 3.2.2 细粒度布局优化 | 第42-49页 |
| 3.2.3 路径平衡算法 | 第49-52页 |
| 3.3 实验结果分析 | 第52-55页 |
| 3.3.1 标准性能提升评价标准 | 第52页 |
| 3.3.2 2DISPDBenchmarks简介 | 第52-53页 |
| 3.3.3 2D时序驱动优化结果 | 第53-55页 |
| 3.4 本章小结 | 第55-56页 |
| 第四章 3D时序驱动布局设计 | 第56-69页 |
| 4.1 3D时序驱动布局设计 | 第56-66页 |
| 4.1.1 3D布局初始化 | 第56-59页 |
| 4.1.2 3D全局布局 | 第59-60页 |
| 4.1.3 3D密度驱动布局 | 第60-61页 |
| 4.1.4 3D合法化布局 | 第61-62页 |
| 4.1.5 3D时序驱动详细布局 | 第62-66页 |
| 4.2 改进的3D时序驱动布局设计 | 第66-67页 |
| 4.3 实验结果分析 | 第67-68页 |
| 4.4 本章小结 | 第68-69页 |
| 第五章 结束语 | 第69-71页 |
| 5.1 工作内容总结 | 第69-70页 |
| 5.2 下一步工作展望 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-77页 |
| 作者在学期间取得的学术成果 | 第77页 |
