低噪声、高精度CMOS石英晶体振荡器设计
摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第一章 绪论 | 第10-17页 |
1.1 研究背景 | 第10-12页 |
1.2 国内外研究现状 | 第12-15页 |
1.3 研究意义 | 第15页 |
1.4 论文内容以及工作安排 | 第15-17页 |
第二章 石英晶体振荡器基本原理分析 | 第17-40页 |
2.1 石英晶体 | 第17-22页 |
2.1.1 石英晶体物理特性 | 第17-19页 |
2.1.2 等效模型 | 第19-22页 |
2.2 晶体振荡器与相位噪声分析 | 第22-37页 |
2.2.1 晶体振荡器模型 | 第22-24页 |
2.2.2 相位噪声 | 第24-29页 |
2.2.3 Leeson相位噪声模型 | 第29-37页 |
2.3 传统振荡器 | 第37-39页 |
2.4 本章小结 | 第39-40页 |
第三章 CMOS交叉耦合石英晶体振荡电路设计 | 第40-74页 |
3.1 CMOS交叉耦合振荡器 | 第40-57页 |
3.1.1 主振荡电路 | 第40-43页 |
3.1.2 预抑制电路 | 第43-46页 |
3.1.3 相位噪声优化 | 第46-55页 |
3.1.4 仿真 | 第55-57页 |
3.2 带隙基准电压源 | 第57-65页 |
3.2.1 误差放大器 | 第57-58页 |
3.2.2 带隙基准电压源 | 第58-62页 |
3.2.3 仿真 | 第62-65页 |
3.3 低压差线性稳压器 | 第65-72页 |
3.3.1 低压差线性稳压器 | 第65-70页 |
3.3.2 仿真 | 第70-72页 |
3.4 整体电路仿真与分析 | 第72-73页 |
3.5 本章小结 | 第73-74页 |
第四章 版图设计与流片测试 | 第74-90页 |
4.1 版图设计规则 | 第74-76页 |
4.1.1 走线 | 第74-75页 |
4.1.2 匹配 | 第75-76页 |
4.1.3 闩锁效应 | 第76页 |
4.2 CMOS交叉耦合振荡器 | 第76-79页 |
4.2.1 版图设计 | 第76-77页 |
4.2.2 后仿真 | 第77-79页 |
4.3 带隙基准电压源 | 第79-84页 |
4.3.1 版图设计 | 第79-80页 |
4.3.2 后仿真 | 第80-84页 |
4.4 低压差线性稳压器 | 第84-85页 |
4.4.1 版图设计 | 第84页 |
4.4.2 后仿真 | 第84-85页 |
4.5 整体版图及仿真 | 第85-88页 |
4.5.1 芯片版图 | 第85-86页 |
4.5.2 后仿真 | 第86-88页 |
4.6 测试结果与分析 | 第88-89页 |
4.7 本章小结 | 第89-90页 |
总结与展望 | 第90-92页 |
参考文献 | 第92-96页 |
致谢 | 第96-98页 |
附录A (攻读学位期间发表的论文) | 第98-99页 |
附录B (攻读学位期间参与的项目) | 第99-100页 |
附录C (攻读学位期间发表的专利) | 第100页 |