基于忆阻器脉冲神经网络的突触电路设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第1章 绪论 | 第9-17页 |
| 1.1 课题背景和意义 | 第9-10页 |
| 1.2 神经形态系统的出现及发展 | 第10-11页 |
| 1.3 国内外研究现状 | 第11-15页 |
| 1.3.1 忆阻器器件研究现状 | 第11-13页 |
| 1.3.2 忆阻器建模与仿真现状 | 第13-15页 |
| 1.4 本文研究内容与安排 | 第15-17页 |
| 第2章 忆阻器及其模型 | 第17-28页 |
| 2.1 忆阻器 | 第17-22页 |
| 2.1.1 荷控忆阻器模型 | 第19-20页 |
| 2.1.2 磁控忆阻器模型 | 第20-22页 |
| 2.2 窗函数 | 第22-23页 |
| 2.3 忆阻器matlab建模 | 第23-25页 |
| 2.4 其他忆阻模型 | 第25-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第3章 忆阻器实验仿真及电路模拟 | 第28-42页 |
| 3.1 外部参数仿真 | 第28-36页 |
| 3.1.1 电压幅值仿真 | 第28-30页 |
| 3.1.2 电压频率仿真 | 第30-32页 |
| 3.1.3 脉冲信号仿真 | 第32-36页 |
| 3.2 忆阻器模型模拟电路实现 | 第36-41页 |
| 3.2.1 浮地型模型 | 第36-39页 |
| 3.2.2 OTA型模拟电路 | 第39-40页 |
| 3.2.3 指数型忆阻器 | 第40-41页 |
| 3.3 本章小结 | 第41-42页 |
| 第4章 忆阻器的耦合分析及突触电路设计 | 第42-64页 |
| 4.1 忆阻器的Spice模型 | 第42-45页 |
| 4.2 忆阻器耦合分析 | 第45-49页 |
| 4.2.1 忆阻串联 | 第45-47页 |
| 4.2.2 忆阻并联 | 第47-48页 |
| 4.2.3 忆阻混连 | 第48-49页 |
| 4.3 反向串联忆阻器设计 | 第49-52页 |
| 4.4 忆阻器的STDP学习 | 第52-54页 |
| 4.5 忆阻桥式突触电路设计 | 第54-58页 |
| 4.6 突触电路综合设计 | 第58-63页 |
| 4.7 本章小结 | 第63-64页 |
| 结论 | 第64-66页 |
| 参考文献 | 第66-72页 |
| 致谢 | 第72页 |
