| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题背景及研究的目的和意义 | 第8-9页 |
| 1.2 国内外关于 FPGA 布线算法的研究现状 | 第9-10页 |
| 1.3 国内外关于 GPU 并行搜索最短路径的研究状况 | 第10-11页 |
| 1.4 本文的主要研究内容 | 第11-13页 |
| 第2章 GPU 并行计算简介 | 第13-17页 |
| 2.1 引言 | 第13页 |
| 2.2 GPU 介绍 | 第13-15页 |
| 2.3 CUDA 简介 | 第15-16页 |
| 2.4 本章小结 | 第16-17页 |
| 第3章 FPGA 结构及其软件系统 | 第17-28页 |
| 3.1 引言 | 第17页 |
| 3.2 FPGA CAD 流程及相关工具使用 | 第17-20页 |
| 3.2.1 FPGA CAD 流程 | 第17-19页 |
| 3.2.2 VPR 工具使用及布线文件格式 | 第19-20页 |
| 3.3 FPGA 结构及其描述 | 第20-24页 |
| 3.3.1 FPGA 结构 | 第20-21页 |
| 3.3.2 FPGA 布线结构 | 第21-23页 |
| 3.3.3 布线资源图 | 第23-24页 |
| 3.4 FPGA 结构描述 | 第24-27页 |
| 3.5 本章小结 | 第27-28页 |
| 第4章 基于 GPU 的并行最短路径搜索算法实现 | 第28-38页 |
| 4.1 GPU 上图的表达方式和二叉堆(Binary heap)的实现方法 | 第28-31页 |
| 4.1.1 GPU 上图的表达方式 | 第28页 |
| 4.1.2 GPU 上二叉堆(Binary heap)的实现方法 | 第28-31页 |
| 4.2 SSSP 并行实现 | 第31-34页 |
| 4.3 APSP 并行实现 | 第34-35页 |
| 4.4 实验结果 | 第35-37页 |
| 4.5 本章小结 | 第37-38页 |
| 第5章 FPGA 布线算法及其并行实现 | 第38-51页 |
| 5.1 VPR 中串行布线算法-Pathfinder | 第38-40页 |
| 5.2 成本函数和布线策略 | 第40-41页 |
| 5.3 基于 GPU 的 FPGA 布线算法实现 | 第41-46页 |
| 5.3.1 Advanced_Atomics_SSSP 算法在 VPR 中的应用 | 第43-44页 |
| 5.3.2 Heap_APSP 算法在 VPR 中的应用 | 第44-46页 |
| 5.4 实验结果 | 第46-50页 |
| 5.5 本章小结 | 第50-51页 |
| 结论 | 第51-53页 |
| 参考文献 | 第53-56页 |
| 攻读硕士学位期间发表的学术论文 | 第56-58页 |
| 致谢 | 第58页 |
